JPS5926098B2 - 近接スイッチ - Google Patents

Description

【発明の詳細な説明】 この発明は高周波発振形の近接スイッチに関し、特にそ
の出力回路の改良に関する。

従来の高周波発振形近接スイッチは第１図または第２図
のように構成されるのが一般的である。

す々わち第１図および第２図で検出コイル１を含んで発
振回路２が形成される。

そして検出コイル１に物体が近づくと発振回路２の発振
振幅が変化するので、これに応じて信号処理回路３が検
出信号を生じるようにしている。

この検出信号は出力回路４によって出力端子より外部に
出力される。

出力回路４はオープンコレクタ方式が多く、ＮＰＮ形ト
ランジスタ１１を使ったもの（第１図）と、ＰＮＰ形ト
ランジスタ２１を使ったもの（第２図）とがある。

そして第１図の出力回路を用いた場合には、リレーなど
の負荷りは出力端子と電源のＶｃｃ 側との間に接続し
、第２図の場合には出力端子と電源の０■側との間に接
続する。

このように負荷の接続に応じて出力回路の構成を変えな
ければならないため、第３Ａ図または第３Ｂ図に示すよ
うなコンプリメンタリ方式の出力回路も採用されている
。

コンプリメンタリなトランジスタ３１．３２は一方がオ
ンのとき他方がオフしている関係にあるため、負荷をＶ
ｃｃ側あるいはＯＶ側のいずれにも接続することが可能
となり自由度が大きくなる。

また直接負荷を接続する場合だけでなく、他の出力用開
閉素子をドライブする前段のバイアス回路として用いる
場合、全ての出力回路形式に対応することが可能である
ので、この点でも便利なものとなっている。

なお第３Ａ図、第３Ｂ図で３５．３６は電流源を示し、
それぞれ１１ 、■２の定電流を供給している。

ダイオード３０，３７は負荷がリレーなどのインダクタ
ンス性のものの場合、生じる逆サージ電圧を吸収するた
めに接続されている。

第３Ａ図および第３Ｂ図の回路はこの出力回路に入力さ
れる信号の形態の相違から多少異って構成されているが
、動作は基本的には同じである。

すなわち第３Ａ図ではＮＰＮ形トランジスタ３４ａにべ
一２ス電流が流れ込んでいる時、このトランジスタ３４
ａはオンし、そのためトランジスタ３１，３３ａがそれ
ぞれオンする。

その結果トランジスタ３２がオフとなる。逆にトランジ
スタ３４ａのベース電流が流れ込んでいない場合には、
トランジスタ３４ａ、３１゜３３ａがオフであシトラン
ジスタ３２がオンとなる。

第３Ｂ図ではトランジスタ３４ｂのベース電流が引き込
まれているときトランジスタ３４ｂがオンし、その結果
、トランジスタ３２．３３ｂがオンとなり、トランジス
タ３１がオフとなる。

逆にこのベース電流の引き込みがない場合、トランジス
タ３４ｂはオフであり、そのためトランジスタ３２，３
３ｂはオフとなり、トランジスタ３１がオンとなる。

ところで、この第３Ａ図、第３Ｂ図の回路はトランジス
タ３４ａのベースに検出信号の入力が加えられる場合、
瞬間的にではあるが出力トランジスタ３１，３２が同時
にオンする可能性があるため、それを抑えるよう抵抗３
９，４０の値や定電流源３５の電流■１を決定すると、
結果的に電流の利用率が低下し、消費電流が増加すると
いう欠点がある。

またこのようにしない場合には保護抵抗３８を挿入する
必要があるが、スイッチングの繰り返し周波数が高くな
ると平均的な消費電流はやはり増大することになる。

（なお抵抗３８については雑音その他でトランジスタ３
１，３２が同時にオンする可能性があるためいずれにし
ても挿入した方がよい）。

本発明は上記に鑑み、２個の出力用トランジスタが同時
にオンしないようにするとともに消費電流を極力小さく
し、さらに飽和電圧を低くするよう改善した出力回路を
備える近接スイッチを提供することを目的とする。

以下、本発明の実施例について図面を参照しながら説明
する。

第４図において、ＮＰＮ形トランジスタ４１゜４４がダ
ーリントン回路を構成している。

またＮＰＮ形トランジスタ４２，４５、ＰＮＰ形トラン
ジスタ４６，４７（）ランジスタ４２，４６はダーリン
トン構成）もまたダーリントン回路を構成している。

この２つのダーリントン回路によりコンプリメンタリ出
力段が構成されている。

そして各ダーリントン回路のベース入力端子はドライバ
段を構成するトランジスタ４３のコレクタにそれぞれ接
続されている。

そして、このトランジスタ４３のコレクタには一定の電
流■１を供給する電流源５１が接続されている。

ダイオード５３゜５７は逆サージ吸収用である。

さらに電流源５２はトランジスタ４４０ベースバイアス
電流とは別にトランジスタ４１０ベースバイアス電流■
２を供給するためのものである。

またトランジスタ４５０ベース電流はトランジスタ４７
を介して供給され、トランジスタ４２はこれと別にトラ
ンジスタ４６を介してそのベース電流が供給されるよう
に構成されている。

なおトランジスタ４６゜４７のエミッタ側に接続された
抵抗４８，４９はバランス用の抵抗であるがエミッタ側
でなくベース側に接続するようにしてもよい。

この第４図の回路で、入力信号が与えられてトランジス
タ４３０ベース電流が流れ込む場合にはトランジスタ４
３はオンとなシ、そのだめトランジスタ４１，４４がオ
フと左って、トランジスタ４６．４７，４２，４５がオ
ンとなる。

この時、出力端子は負荷から電流を引き込む状態となっ
ている。

他方トランジスタ４３のベース電流がなくてトランジス
タ４３がオフのときにはトランジスタ４１，４４がオン
となり、トランジスタ４６゜４７．４２，４５がオフと
なる。

このときには出力端子から負荷に向って電流を流し込む
状態となっている。

この出力端子を出入する電流が小さい場合にはトランジ
スタ４１，４２のみが動作し、トランジスタ４４．４５
は動作しないよう、電流源５１，５２の電流Ｉ、、Ｉ２
およびトランジスタ４６，４７のエミッタに接続された
バランス用抵抗４８，４９の値が定められている。

したがって出力端子に出入する負荷電流が小さい場合に
は電流源５２、トランジスタ４１，４２，４６のみが意
味をもってくるので、飽和電圧はトランジスタ４１．４
２によってのみ定められることになシ小さなものとなる
。

負荷電流が大きくなると電流源５１、トランジスタ４４
、トランジスタ４７゜４５がさらに動作に寄与すること
になって、このときにダーリントン回路として働くこと
になる。

したがって負荷電流が増えた場合にベースバイアス電流
はそれほど増大しないので、全体的な消費電流は抑えら
れることになる。

出力端子に負荷が接続されている場合にはこの出力端子
には倒らかの電圧■。

が印加されることになる。

このように出力端子に電圧■。が印加されているものと
すると、トランジスタ４１はそのベース電圧がＶ。

十ＶＢ Ｅ以上とならなければオンせず、またトランジ
スタ４２はトランジスタ４６のベース電圧が■。

−■Ｂｏよシ小さくならなければオンしないので（ＶＢ
Ｅはトランジスタ４１．４６のそれぞれのベース、エミ
ッタ間電圧を表わす）、トランジスタ４１．４２が同時
にオントなるトランジスタ４３のコレクタ電圧は存在し
々いことになる。

したがってトランジスタ４１゜４２は同時にオンすると
とがない。

（２つのダーリントン回路として見た場合も同時にオン
することがない）。

第５図は第２の実施例を示している。

この第５図では第４図のトランジスタ４６，４７として
、■チップ構成のツイントランジスタとして構成する場
合、あるいは全体の回路を１チツプＩＣで構成する場合
にそれぞれ得られるエミッタ・ベース共通（マルチ・コ
レクタ）形のものを用いている。

この第５図の場合にもエミッタなどに抵抗を挿入して、
各トランジスタのバランスを変えるようにしてもよい。

第４図および第５図で、ダイオード５４は、トランジス
タ４４０ベース、エミッタ間を短絡させず、かつ電流■
２をこのダイオード５４を通じてトランジスタ４３のコ
レクタに流すだめに挿入している。

出力端子と電源のＯｖ側に負荷を接続しり場合にトラン
ジスタ４３がオンとなった時、トランジスタ４１０ペー
ス、エミッタ間電圧■Ｂわが前記のダイオード５４の順
方向降下電圧によってほぼ相殺されるため、トランジス
タ４３のコレクタ、エミッタ間飽和電圧に近い電圧が出
力端子に表われることがある。

そのため０．１Ｖ〜０．２Ｖ程度の電圧が負荷に残留す
ることがある。

第６図はこの残留電圧をなくすよう改善した第３の実施
例を示す。

すなわち第６図の回路ではもう１個のドライバ用トラン
ジスタ５６によって電流源５２の電流■２の制御を行う
ように構成されている。

このようにすることでトランジスタ５６のコレクタ、エ
ミッタ間飽和電圧はトランジスタ４１のベース、エミッ
タ間電圧■ＢＩｉ、によって打消されてし１うため、前
記の残留電圧の問題が解決される。

他の回路構成および動作は基本的に同じであるから第４
図および第５図と同一の部分には同一の番号を付して説
明は省略する。

なおダイオード５５は、負荷に容量性のものが接続され
た時にトランジスタ４３，５６０動作タイミングがずれ
、トランジスタ５６の方が少し早くオンとなった場合彦
どに、トランジスタ４１のベース、エミッタが破壊され
ないようにするだめの保護用である。

なおトランジスタ４３，５６のオン、オフの動作タイミ
ングが多少時間的にずれてもトランジスタ４１．４２は
前記したように同時にオンする可能性はないため問題は
ない。

さらにこの第６図ではトランジスタ４３，５６はベース
、エミッタ共通形のものを使用しているが、ディスクリ
−のトランジスタを使用し、各々バランス用の抵抗を接
続して（特にベースに接続して）もよい。

以上実施例について説明したように、本発明によれば両
出力トランジスタが同時にオンすることをなくすととも
に、ダーリントン接続によって消費電流を小さくしてい
る。

そして通常、ダーリントン接続により消費電流を小さく
する場合に、同時にトランジスタの飽和電圧（残留電圧
）が大きくなるというデメリットも生じるが、これをダ
ーリントン回路を構成する個々のトランジスタを別々に
バイアスして解決している。

すなわち負荷電流が小さいときには１つのバイアス電流
のみで最終出力段のトランジスタを直接動作させるよう
にして飽和電圧を小さくしている。

なお前記各実施例ではダーリントン回路は２個のトラン
ジスタによる１段のものを例として説明したが、２段以
上の場合でも同様に用いることが可能である。

【図面の簡単な説明】

第１図、第２図、第３Ａ図および第３Ｂ図はそれぞれ従
来例を示す回路図、第４図、第５図および第６図は本発
明の第１、第２および第３の実施例をそれぞれ示す回路
図である。 １・・・検出コイル、２・・・発振回路、３・・・信号
処理回路、４・・・出力回路、Ｌ・・・負荷。

Claims (1)

【特許請求の範囲】
1. １ 検出コイルを含んで形成された発振回路と、この発
   振回路の発振振幅に応じて検出信号を生じる信号処理回
   路と、この検出信号を出力するだめの出力回路とからな
   る近接スイッチにおいて、前記出力回路はＮＰＮ形トラ
   ンジスタによる２個のダーリントン回路を含むコンプリ
   メンタリ出力段と、前記各ダーリントン回路のベース入
   力端子がそのコレクタに接続され、かつこのコレクタに
   電流源よシ一定の電流をうけるようにされたトランジス
   タからなるドライバ段とを有し、前記各ダーリントン回
   路の各々のトランジスタに別個ニベースバイアス電流を
   供給するようにしたことを特徴とする近接スイッチ。