JPH046270Y2 - - Google Patents
Info
- Publication number
- JPH046270Y2 JPH046270Y2 JP10816286U JP10816286U JPH046270Y2 JP H046270 Y2 JPH046270 Y2 JP H046270Y2 JP 10816286 U JP10816286 U JP 10816286U JP 10816286 U JP10816286 U JP 10816286U JP H046270 Y2 JPH046270 Y2 JP H046270Y2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- signal
- terminal
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案はパラレルに入力される数種の信号の一
つを選択的に導出する信号切換回路に関する。
つを選択的に導出する信号切換回路に関する。
(ロ) 従来の技術
例えばテレビジヨン受像機には、VTR（ビデオ
テープレコーダ）等の接続のためのビデオ入力端
子を備えたものがあり、このような受像機では上
記ビデオ入力端子に導入されたVTRからの再生
映像信号（以下、VTR信号と云う）と受像機内
のVIF（映像中間周波数）検波段からの映像信号
（以下、TV信号と云う）の一方を選択して映像
増幅回路に導くようにいている。
テープレコーダ）等の接続のためのビデオ入力端
子を備えたものがあり、このような受像機では上
記ビデオ入力端子に導入されたVTRからの再生
映像信号（以下、VTR信号と云う）と受像機内
のVIF（映像中間周波数）検波段からの映像信号
（以下、TV信号と云う）の一方を選択して映像
増幅回路に導くようにいている。
このような信号切換に、最近は、アナログスイ
ツチと称されるICが使用されるようになつて来
た。この種ICは種々のものが各社から市販され
ており、従来の上記の如き信号切換回路は例えば
東芝製のIC：TC4066BPを使用して第２図のよう
に構成していた。即ち、同図に於いて、前述の
IC，IC１は外部からの制御信号によつてオン、
オフされる独立した４個のスイツチ素子（スイツ
チ信号で表わす）S1〜S4を内蔵し、その各スイツ
チ素子の入出力端子及び制御端子が図示の如く
ICの各ピンに接続されており、そのうちの２個
のスイツチ素子S1，S2を使用してVTR信号と
TV信号の切換を行なうようになつている訳であ
る。
ツチと称されるICが使用されるようになつて来
た。この種ICは種々のものが各社から市販され
ており、従来の上記の如き信号切換回路は例えば
東芝製のIC：TC4066BPを使用して第２図のよう
に構成していた。即ち、同図に於いて、前述の
IC，IC１は外部からの制御信号によつてオン、
オフされる独立した４個のスイツチ素子（スイツ
チ信号で表わす）S1〜S4を内蔵し、その各スイツ
チ素子の入出力端子及び制御端子が図示の如く
ICの各ピンに接続されており、そのうちの２個
のスイツチ素子S1，S2を使用してVTR信号と
TV信号の切換を行なうようになつている訳であ
る。
なお、スイツチ素子S1，S2のバイアス用抵抗
R1〜R4に並列に接続されたダイオードD1〜D4は
上記スイツチ素子S1，S2の入力端子に過大な電圧
が印加されるのを防止するためのものである。
R1〜R4に並列に接続されたダイオードD1〜D4は
上記スイツチ素子S1，S2の入力端子に過大な電圧
が印加されるのを防止するためのものである。
ところが、斯る従来回路では、IC，IC1のピン
間隔が狭いため、ピン１，２間及び３，４間のク
ロストークが問題になり、これは例えばスイツチ
素子S2の代りにスイツチ素子S1から充分離れたス
イツチ素子S3を使用したとしても、この場合はピ
ン２，９間を接続して使用するので、何等解決に
ならない。
間隔が狭いため、ピン１，２間及び３，４間のク
ロストークが問題になり、これは例えばスイツチ
素子S2の代りにスイツチ素子S1から充分離れたス
イツチ素子S3を使用したとしても、この場合はピ
ン２，９間を接続して使用するので、何等解決に
ならない。
このため、例えば実開昭58−135137号公報に示
されるように、アナログスイツチICで切換えら
れる各入力信号の信号路に別個の補助スイツチを
直列にそれぞれ挿入し、この各補助スイツチに上
記IC内のスイツチ素子と同じ切換制御信号を与
えて連動して切換えるようにしたり、或いは実開
昭58−176432号公報に示される如く上記補助スイ
ツチを第２図のIC，IC1内の他のスイツチ素子S3，
S3で構成し、その各スイツチ素子間の接続を工夫
したりしている。
されるように、アナログスイツチICで切換えら
れる各入力信号の信号路に別個の補助スイツチを
直列にそれぞれ挿入し、この各補助スイツチに上
記IC内のスイツチ素子と同じ切換制御信号を与
えて連動して切換えるようにしたり、或いは実開
昭58−176432号公報に示される如く上記補助スイ
ツチを第２図のIC，IC1内の他のスイツチ素子S3，
S3で構成し、その各スイツチ素子間の接続を工夫
したりしている。
しかし前者のものでは、補助スイツチに制御信
号を別途供給しなければならないから、スイツチ
ングトランジスタ等の使用を余儀なくされ、従つ
て上記制御信号の供給ラインの他に上記トランジ
スタのバイアス回路も必要となり、回路構成が複
雑になる。また、後者のものでは、切換えるべき
信号の種類が多い場合にはアナログスイツチIC
を複数個使用しなければならないためコストアツ
プとなり、また、そのICの各ピン間を継ぐプリ
ント板の導体パターンの形成位置等も制約される
と云う欠点があつた。
号を別途供給しなければならないから、スイツチ
ングトランジスタ等の使用を余儀なくされ、従つ
て上記制御信号の供給ラインの他に上記トランジ
スタのバイアス回路も必要となり、回路構成が複
雑になる。また、後者のものでは、切換えるべき
信号の種類が多い場合にはアナログスイツチIC
を複数個使用しなければならないためコストアツ
プとなり、また、そのICの各ピン間を継ぐプリ
ント板の導体パターンの形成位置等も制約される
と云う欠点があつた。
(ハ) 考案が解決しようとする問題点
本考案は、上記各従来例の如き欠点が存在せ
ず、しかも、各入力信号間のクロストークを確実
に防止できる信号切換回路を提供することを目的
とする。
ず、しかも、各入力信号間のクロストークを確実
に防止できる信号切換回路を提供することを目的
とする。
(ニ) 問題点を解決するための手段
本考案の信号切換回路では、信号切換用の各ス
イツチ素子の入力端子に電源電圧に対して分圧回
路を構成する抵抗の一方とスイツチ用ダイオード
を接続すると共に、前記各スイツチ素子の共通接
続された出力端子に前記分圧回路を構成する抵抗
の他方を接続し、前記分圧回路によつて得る上記
各スイツチ素子の直流バイアス電圧よりも前記各
スイツチ用ダイオードの導通電圧の方が高くなる
よう設定した。
イツチ素子の入力端子に電源電圧に対して分圧回
路を構成する抵抗の一方とスイツチ用ダイオード
を接続すると共に、前記各スイツチ素子の共通接
続された出力端子に前記分圧回路を構成する抵抗
の他方を接続し、前記分圧回路によつて得る上記
各スイツチ素子の直流バイアス電圧よりも前記各
スイツチ用ダイオードの導通電圧の方が高くなる
よう設定した。
(ホ) 作用
上記構成に依れば、制御信号によりオンせしめ
られたスイツチ素子に接続されたスイツチ用ダイ
オードがオフになるので、このスイツチ素子の入
力端子の信号が出力端子に導出される。そして、
その他のスイツチ素子に接続されたスイツチ用ダ
イオードはオンして、このスイツチ素子の入力端
子を交流的に地絡することにより、クロストーク
を防止する。
られたスイツチ素子に接続されたスイツチ用ダイ
オードがオフになるので、このスイツチ素子の入
力端子の信号が出力端子に導出される。そして、
その他のスイツチ素子に接続されたスイツチ用ダ
イオードはオンして、このスイツチ素子の入力端
子を交流的に地絡することにより、クロストーク
を防止する。
(ヘ) 実施例
第１図は本考案による信号切換回路の一実施例
を示しており、第２図と同一部分は同一図番を付
すことによつて説明を援用するが、その他に次の
ように構成されている。即ち、この実施例では、
VTR信号に対するIC，IC1に入力ピン１と該IC，
IC1の直流電源ライン（＋Vcc）との間に抵抗R5
を接続すると共に、上記入力ピン１とアースライ
ンとの間にスイツチ用のツエナーダイオードD1
が接続される。同時に、TV信号に対する入力ピ
ン４と上記各ライン間にそれぞれ抵抗R6及びツ
エナーダイオードD2が接続される。そして、出
力ラインに接続された前記IC，IC1の出力ピン２，
３とアースラインとの間に抵抗R7が接続されて
いる。
を示しており、第２図と同一部分は同一図番を付
すことによつて説明を援用するが、その他に次の
ように構成されている。即ち、この実施例では、
VTR信号に対するIC，IC1に入力ピン１と該IC，
IC1の直流電源ライン（＋Vcc）との間に抵抗R5
を接続すると共に、上記入力ピン１とアースライ
ンとの間にスイツチ用のツエナーダイオードD1
が接続される。同時に、TV信号に対する入力ピ
ン４と上記各ライン間にそれぞれ抵抗R6及びツ
エナーダイオードD2が接続される。そして、出
力ラインに接続された前記IC，IC1の出力ピン２，
３とアースラインとの間に抵抗R7が接続されて
いる。
ここで前記抵抗R5とR7はIC，IC1内のスイツチ
素子S1のバイアス用の分圧回路を構成しており、
ツエナーダイオードD1にはそのツエナー電圧が
上記分圧回路によるピン１での直流バイアス電圧
よりも高く電源電圧よりも低いものが使用され
る。また、抵抗R6，R7も同様であり、ツエナー
ダイオードD2にはそのツエナー電圧がこの抵抗
R6，R7による直流バイアス電圧よりも高く且つ
電源電圧よりも低いものが使用される。
素子S1のバイアス用の分圧回路を構成しており、
ツエナーダイオードD1にはそのツエナー電圧が
上記分圧回路によるピン１での直流バイアス電圧
よりも高く電源電圧よりも低いものが使用され
る。また、抵抗R6，R7も同様であり、ツエナー
ダイオードD2にはそのツエナー電圧がこの抵抗
R6，R7による直流バイアス電圧よりも高く且つ
電源電圧よりも低いものが使用される。
したがつて、今、IC，IC1のピン１３のVTR制
御信号が“ハイ”となつてスイツチ素子S1がオン
（閉成）すると、ツエナーダイオードD1には抵抗
R5，R7の分圧によるバイアス電圧が与えられて
オフになるので、VTR信号はこのツエナーダイ
オードD1で交流的に地絡されることなく出力ラ
インに導出される。このとき他方のツエナーダイ
オードD2には電源電圧（Vcc）が与えられてオン
しているので、TV信号はこのダイオードD2の低
インピーダンス路を介して交流的に地絡されるこ
とになり、上記出力ラインへのクロストークが阻
止される訳である。
御信号が“ハイ”となつてスイツチ素子S1がオン
（閉成）すると、ツエナーダイオードD1には抵抗
R5，R7の分圧によるバイアス電圧が与えられて
オフになるので、VTR信号はこのツエナーダイ
オードD1で交流的に地絡されることなく出力ラ
インに導出される。このとき他方のツエナーダイ
オードD2には電源電圧（Vcc）が与えられてオン
しているので、TV信号はこのダイオードD2の低
インピーダンス路を介して交流的に地絡されるこ
とになり、上記出力ラインへのクロストークが阻
止される訳である。
(ト) 考案の効果
本考案の信号切換回路に依れば、入力信号間の
クロストークを確実に防止でき、しかも、部品点
数的にはスイツチ用ダイオードを追加するだけの
非常に簡単な構成であるから安価に実現できる。
クロストークを確実に防止でき、しかも、部品点
数的にはスイツチ用ダイオードを追加するだけの
非常に簡単な構成であるから安価に実現できる。
また、上記スイツチ用ダイオードによつて従来
の過大電圧防止用ダイオードの機能を兼用できる
と言う利点もある。
の過大電圧防止用ダイオードの機能を兼用できる
と言う利点もある。
第１図は本考案の一実施例を示す回路図、第２
図は従来の信号切換回路を示す回路図である。 IC1……アナログスイツチIC、S1〜S4……スイ
ツチ素子、R5，R6……第１の抵抗、R7……第２
の抵抗、D1，D2……スイツチ用ツエナーダイオ
ード。
図は従来の信号切換回路を示す回路図である。 IC1……アナログスイツチIC、S1〜S4……スイ
ツチ素子、R5，R6……第１の抵抗、R7……第２
の抵抗、D1，D2……スイツチ用ツエナーダイオ
ード。
Claims (1)
- 複数個のスイツチ素子を備え、その各スイツチ
素子の入力端子に導入される信号の一つを選択し
て導出する回路であつて、前記各スイツチ素子の
入力端子と直流電源の一方の端子との間に第１の
抵抗をそれぞれ接続し、前記各入力端子と前記電
源の他方の端子との間にスイツチ用ダイオードを
それぞれ接続すると共に、前記各スイツチ素子の
共通接続された出力端子と前記電源の他方の端子
との間に第２の抵抗を接続し、その第１第２抵抗
の分圧による前記各スイツチ素子の直流バイアス
電圧よりも前記各スイツチ用ダイオードの導通電
圧の方が高くなるように選定してなる信号切換回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10816286U JPH046270Y2 (ja) | 1986-07-15 | 1986-07-15 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10816286U JPH046270Y2 (ja) | 1986-07-15 | 1986-07-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6315631U JPS6315631U (ja) | 1988-02-02 |
| JPH046270Y2 true JPH046270Y2 (ja) | 1992-02-20 |
Family
ID=30985100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10816286U Expired JPH046270Y2 (ja) | 1986-07-15 | 1986-07-15 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH046270Y2 (ja) |
-
1986
- 1986-07-15 JP JP10816286U patent/JPH046270Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6315631U (ja) | 1988-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4631419A (en) | Transistor switch and driver circuit | |
| US4037118A (en) | Circuit arrangement for electronically applying an alternating voltage | |
| JPH046270Y2 (ja) | ||
| US4092552A (en) | Bipolar monolithic integrated push-pull power stage for digital signals | |
| USRE35305E (en) | Amplification circuit with a determined input impedance and various transconductance values | |
| US3551703A (en) | Analog switching device | |
| US4461960A (en) | High speed switching circuit | |
| GB2229875A (en) | Switching circuits | |
| US4019069A (en) | Baseband video switch | |
| EP0501412B1 (en) | Signal line changeover circuit | |
| JPH042502Y2 (ja) | ||
| US6385391B1 (en) | Video tape reproducing apparatus | |
| KR790001801B1 (ko) | 절환회로(切換回路) | |
| JPH0423489B2 (ja) | ||
| KR890005761Y1 (ko) | 테레비젼의 입력모우드 절환회로 | |
| JP2602823Y2 (ja) | ミューティング制御回路 | |
| KR910006339Y1 (ko) | 음성다중 vtr의 출력신호 절환회로 | |
| JPS5934213Y2 (ja) | 制御信号切換回路 | |
| JPH0534028Y2 (ja) | ||
| JPH0319048Y2 (ja) | ||
| KR940002756Y1 (ko) | 스켈치 회로 | |
| KR930004527Y1 (ko) | 영상녹재장치의 신호처리 제어회로 | |
| JPS6040730B2 (ja) | エミッタホロワ回路 | |
| JPH0562870B2 (ja) | ||
| KR930007598Y1 (ko) | 팔/ntsc 방식 공용프리엠파시스회로 |