KR890005761Y1 - 테레비젼의 입력모우드 절환회로 - Google Patents

테레비젼의 입력모우드 절환회로 Download PDF

Info

Publication number
KR890005761Y1
KR890005761Y1 KR2019860011133U KR860011133U KR890005761Y1 KR 890005761 Y1 KR890005761 Y1 KR 890005761Y1 KR 2019860011133 U KR2019860011133 U KR 2019860011133U KR 860011133 U KR860011133 U KR 860011133U KR 890005761 Y1 KR890005761 Y1 KR 890005761Y1
Authority
KR
South Korea
Prior art keywords
video signal
switching
multiplexer
input
transistor
Prior art date
Application number
KR2019860011133U
Other languages
English (en)
Other versions
KR880003643U (ko
Inventor
현재영
Original Assignee
삼성전자주식회사
한형수
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 한형수 filed Critical 삼성전자주식회사
Priority to KR2019860011133U priority Critical patent/KR890005761Y1/ko
Publication of KR880003643U publication Critical patent/KR880003643U/ko
Application granted granted Critical
Publication of KR890005761Y1 publication Critical patent/KR890005761Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1737—Controllable logic circuits using multiplexers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)
  • Studio Circuits (AREA)

Abstract

내용 없음.

Description

테레비젼의 입력모우드 절환회로
첨부도면은 본 고안의 실시예를 나타낸 회로도.
* 도면의 주요부분에 대한 부호의 설명
2.2' : 절환부 3.3' : 모우드 선택신호 입력단자
4 : 4채널 멀티플랙서 Q1-Q3,Q1'-Q3' : 트랜지스터
R1-R10,R1'-R10' : 저항 C1-C3,C1'-C3' : 콘덴서
본 고안은 VTR이나 VDP등의 영상기기와 연결하여 사용하기 위한 오디오/비데오 신호입출력 기능을 갖는 테레비젼에 있어서, 모우드 절환용 스위칭 IC에서 발생하는 입력신호간의 상호 간섭(Crosstalk) 현상을 배제시킨, 테레비젼의 입력모우드 절환회로에 대한 것이다.
종래의 오디오/비데오 신호 입출력 씨스템을 갖춘 테레비젼에서는 모우드 절환회로를 비데오 신호 입력 버퍼와 전기적으로 절연된 바이래터럴(Bilateral)스위칭IC를 사용하여 구성하였으나 이 스위칭IC에 의해 비데오 입력신호간의 상호 간섭현상을 방지하는데는 한개가 있다. 즉 각 비데오 신호 입력단자로 서로 다른 비데오신호가 입력 되면서, 이들 상호간의 입력 레벨이 서로 다를 경우 낮은 레벨의 비데오 신호를 선택하게 되면 높은 입력 레벨의 다른 비데오 신호에 의한 간섭을 일으키게 되며, 또한 입력부의 인쇄회로 기판설계에 있어서 각 비데오 신호 구동부간의 어스(Ground)배분이 불균일할 경우에도 입력신호간의 간섭현상이 발생하는 폐단이 있었다.
본 고안의 목적은 이와 같은 폐단을 해결하기 위한 것으로 멀티플랙서를 모우드 선택용 스위칭IC로 이용하여 선택된 비데오 신호만이 스위칭IC로 인가되고 선택되지 않은 신호는 이 스위칭IC로 인가되지 않도록 차단시켜줌으로써 스위칭IC에서 발생할 수 있는 비데오 입력신호간의 상호간섭 현상을 제거시킬 수 있도록 안출한 것으로서, 이하 본 고안의 구성 및 작용 효과를 첨부도면에 의해 상세히 설명한다.
2단자이상의 비데오 신호 입력기능을 갖는 테레비젼에 있어서, 비데오 신호가 입력되는 통상의 버퍼용 트랜니스터 (Q1)(Q1')의 각 에미터출력단에 서로 역동작하도록된 스위칭 트랜지스터 (Q2)(Q3).(Q2')(Q3')와 저항 (R7-R10)(R7'-R10') 및 콘덴서 (C2)(C3)(C2')(C3')로 된 각 절환부 (2)(2')를 각각 구성하며. 이 절환부 (2)(2')의 출력단을 멀티플랙서(4)내의 채널스위치 (S1)(S1')일단에 각각 연결하고, 이 채널 스위치 (S1)(S1')의 타단을 비데오 신호출력단자 (5) 공접시키며, 상기의 절환부(2)(2')내의 각 트랜지스터(Q2)(Q2')의 베이스를 상기의 멀티플렉서(4)내의 채널스위치 (S1)(S1')와 각각 연동되는 채널스위치 (S1)(S1')의 일단에 각각 연결하고, 이 채널 스위치(S2)(S2')의 타단을 모두 접지시킨 것으로서. 미설명 부호중1,1'는 서로 다른 비데오신호 입력단자, C1,C1'는 결합콘덴서, R1-R6,R1'-R6',R11,R12는 저항, 3,3'는 모우드 선택용 로직단자이다.
이와 같이 구성된 본 고안의 회로 동작상태는 다음과 같다.
각 단자(1)(1')로 서로 다른 비데오 신호가 입력되는 상태에서 사용자가 단자(1)로 입력된 비데오 신호를 수신하기 위하여 일반적인 모우드 선택스위치를“온”시키면 로직단자(3)가“하이”레벨로 되어 멀티플랙서(4)내의 각 채널 스위치 (S1)(S2)가 모두“온”된다.
이때 로직단자(3')는“로우”레벨상태로서 멀티플렉서(4)내의 채널스위치(S1')(S2')는 모두“오프”된다.
단자(1)로 입력된 비데오 신호(이하 1비데오 신호라 함)는 비데오신호 입력버퍼용 트랜지스터(Q1)에 의해 구동되어 그 에미터로 출력된후, 다시 저항(R6)을 통해 절환부(2)내의 트랜지스터(Q3)의 베이스에 공급된다. 이때 트랜지스터(Q2)는 베이스가 멀티플렉서(4)내의“온”상태의 채널 스위치(S2)를 통해 접지로 연결되어“커트-오프”됨으로써 트랜지스터(Q3)는“턴-온”되며, 이에의해 버퍼용 트랜지스터(Q1)의 에미터로 출력된 1비데오 신호가“온”상태의 트랜지스터(Q3)와 결합콘덴서(C3)를 통한 후 다시 멀티플렉서(4)내의 채널 스위치(S1)를 거쳐 비데오 신호출력단자(5)로 출력된다.
또한 단자(2)로 입력된 비데오신호(이하 2비데오 신호라함)도 비데오 신호 입력버퍼용 트랜지스터(Q1')의 에미터로 출력되나, 이때 멀티플렉서(4)내의 채널스위치(S2')가“오프”상태이므로 절환부(2')내의 트랜지스터 (Q2')가 저항(R7')을 통한 베이스전압 공급에 의해“턴-온”된다. 따라서 버퍼용 트랜지스터(Q1')의 에미터로 출력된 2비데오신호는 상기의 트랜지스터(Q2')에 의해 접지로 바이패스되고, 이에의해 트랜지스터(Q3')는 베이스전압을 공급받지 못해“커트-오프”되므로 2비데오 신호는 절환부(2')내에서 차단되오 멀티플렉서(4)는 공급되지 못함으로써, 스위칭IC로 사용된 멀티플랙서(4)의 내부에서 발생할 수 있는 비데오 신호간의 상호 간섭현상을 방지할 수 있다.
한편, 사용자가 단자(1')로 입력되는 2비데오 신호를 선택하게 되면, 로직단자 (3')가“하이”레벨로 되고 로직단자(3)가“로우”레벨로 되고, 이에의해 멀티플렉서(4)내의 채널스위치 (S1')(S2')가 모두“온”상태로 되고 채널스위치 (S1)(S2)는 모두“오프”됨으로써, 전술한 바와 동일한 회로동작에 의하여 절환부(2)내의 트랜지스터(Q2)가“턴-온”되어 1비데오신호는 절환부(2)에서 차단되는 반면, 2비데오 신호가 절환부(2')를 통한 후 멀티플렉서(4)내의“온”상태의 채널스위치(S1')를 거쳐 비데오 신호 출력단자 (5)로 출력된다.
본 고안의 실시회로는 자체TV신호와 외부VTR신호인2개의 비데오 신호를 절환시킬수 있도록 구성하였으나, 비데오신호 입력버퍼와 절환부 그리고 멀티플렉서의 채널수를 증설하면 3개 이상의 비데오 신호 입력 모우드 절환이 가능하게 된다.
이상과 같이 본 고안은 오디오/비데오 신호 입출력 씨스템을 갖춘 테레비젼의 입력모우드 절환시에 발생할 수 있는 비데오 입력신호간의 상호간섭 현상을 완전히 제거 할 수 있어 제퓸의 고급화에 기여 할 수 있는 유용한 고안이다.

Claims (1)

  1. 비데오 신호 입력기능을 갖는 테레비젼에 있어서, 통상의 버퍼용 트랜지스터 (Q1)(Q1')의 각 에미터 출력단에 서로 역동작하도록된 스위칭 트랜지스터(Q2)(Q3),(Q2')Q3')와 저항 (R7-R10).(R7'-R10')및 콘덴서(C2)(C3).(C2')(C3')로 된 각 절환부(2)(2')를 각각 구성하며. 이 절환부(2)(2')의 출력단을 멀티플렉서(4)내의 채널스위(S1)(S1')일단에 각각 연결하고, 이 채널스위치(S1)(S1')의 타단을 비데오 신호 출력단자(5)에 공접시키며, 상기의 절환부(2)(2')내의 각 트랜지스터(Q2)(Q2')의 베이스를 상기의 멀티플렉서(4)내의 채널스위치(S1)(S1')와 각각 연동되는 채널스위치(S2)(S2')의 일단에 각각 연결하고, 이 채널스위치(S2)(S2')의 타단을 모두 접지시킴을 특징으로 하는 테레비젼의 입력모우드 절환회로.
KR2019860011133U 1986-07-28 1986-07-28 테레비젼의 입력모우드 절환회로 KR890005761Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019860011133U KR890005761Y1 (ko) 1986-07-28 1986-07-28 테레비젼의 입력모우드 절환회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019860011133U KR890005761Y1 (ko) 1986-07-28 1986-07-28 테레비젼의 입력모우드 절환회로

Publications (2)

Publication Number Publication Date
KR880003643U KR880003643U (ko) 1988-04-14
KR890005761Y1 true KR890005761Y1 (ko) 1989-08-26

Family

ID=19254256

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019860011133U KR890005761Y1 (ko) 1986-07-28 1986-07-28 테레비젼의 입력모우드 절환회로

Country Status (1)

Country Link
KR (1) KR890005761Y1 (ko)

Also Published As

Publication number Publication date
KR880003643U (ko) 1988-04-14

Similar Documents

Publication Publication Date Title
KR0148100B1 (ko) 오디오 및 비디오 전환 장치
KR100263951B1 (ko) 상호 연결 시스템용 장치
US5600382A (en) Input/output device for audio/video signals associated with a television
KR890005761Y1 (ko) 테레비젼의 입력모우드 절환회로
US5414417A (en) Automatic input/output terminal varying circuit
US4947263A (en) Image signal selector for television receiver combined with video cassette recorder
US5561478A (en) Tri-state controlled video switch
US5412482A (en) Signal line changeover circuit with emitter followers
KR0138108Y1 (ko) 외부기기 동작 검출회로
KR920000353Y1 (ko) 멀티 영상 입력단자를 갖는 칼러 텔레비젼의 영상 신호의 혼성 방지 회로
GB2218601A (en) Preventing crosstalk in multi-input electronic device
KR100223206B1 (ko) 영상신호 처리장치의 출력신호 선택방법 및 그 장치
KR910007425Y1 (ko) 다방식 신호 절환회로
KR880004484Y1 (ko) 2입력모드용 테레비젼의 혼선제거회로
KR930005929Y1 (ko) 자동모드 절환회로
KR910007635Y1 (ko) Vtr의 다기능모드시 2화면모드 자동 온/오프회로
US6922072B2 (en) Signal crosstalk inhibition unit and a signal processing apparatus
KR890000709Y1 (ko) 텔레텍스트/컴퓨터 신호 자동 절환회로
KR910000108Y1 (ko) 테레비젼의 음성다중입력 자동절환회로
KR910004789Y1 (ko) 카날플러스 디코더 자동절환 회로
KR940003249Y1 (ko) Tv/av 수상기에서의 프런트 비디오 우선 스위칭 회로
KR970006131Y1 (ko) 외부 입력절환 및 임피던스 보상회로
KR19980049141U (ko) 티브이 및 브이시알 시스템의 입력절환 자동 제어회로
KR940002304Y1 (ko) 휘도신호 스위칭 회로
KR940002016Y1 (ko) Vcr용 신호자동절환회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19970829

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee