JPS61245747A - バ−スト信号伝送用パルストランス駆動回路 - Google Patents
バ−スト信号伝送用パルストランス駆動回路Info
- Publication number
- JPS61245747A JPS61245747A JP60087919A JP8791985A JPS61245747A JP S61245747 A JPS61245747 A JP S61245747A JP 60087919 A JP60087919 A JP 60087919A JP 8791985 A JP8791985 A JP 8791985A JP S61245747 A JPS61245747 A JP S61245747A
- Authority
- JP
- Japan
- Prior art keywords
- whose
- pulse transformer
- terminal
- emitter
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、バースト信号伝送用パルストランス駆動回路
、特に、ローカルエリアネットワークの送受信装置に適
するバースト信号伝送用パルストランス駆動回路に関す
る。
、特に、ローカルエリアネットワークの送受信装置に適
するバースト信号伝送用パルストランス駆動回路に関す
る。
従来のバースト信号伝送用パルストランス駆動回路は第
２図に示すようにバースト信号１１が差動増幅口ＭＩＯ
に入力される。この差動増幅回路１０はエミッタ出力差
動増幅回路により構成されている。差動増幅回路１ｏの
一対の差動出力１２゜１３はそれぞれ抵抗７ｏ、８ｏの
一方の端子に供給される。抵抗７０．８０の他の端子は
接地される。また差動増幅回路１０の一対の差動出力１
２゜１３はパルストランス４０に接続される。送信時に
はセレクト信号１４としてローレベル以下の信号か、ま
た非送信時にはハイレベル以上の信号がＮＰＮトランジ
スタ２０．３０のベースに供給される。ＮＰＮトランジ
スタ２０．３０のエミッタはそれぞれ電流制限用の抵抗
５０．６０に接続され差動増幅回ｊＭ１０の一対の差動
出力１２．１３が供給され、コレクタは正の電源電圧Ｖ
ＣＣに接続される。
２図に示すようにバースト信号１１が差動増幅口ＭＩＯ
に入力される。この差動増幅回路１０はエミッタ出力差
動増幅回路により構成されている。差動増幅回路１ｏの
一対の差動出力１２゜１３はそれぞれ抵抗７ｏ、８ｏの
一方の端子に供給される。抵抗７０．８０の他の端子は
接地される。また差動増幅回路１０の一対の差動出力１
２゜１３はパルストランス４０に接続される。送信時に
はセレクト信号１４としてローレベル以下の信号か、ま
た非送信時にはハイレベル以上の信号がＮＰＮトランジ
スタ２０．３０のベースに供給される。ＮＰＮトランジ
スタ２０．３０のエミッタはそれぞれ電流制限用の抵抗
５０．６０に接続され差動増幅回ｊＭ１０の一対の差動
出力１２．１３が供給され、コレクタは正の電源電圧Ｖ
ＣＣに接続される。
このような構成のパルストランス駆動回路の動作につい
て以下に説明する。
て以下に説明する。
パース信号１１が入力されると、差動増幅回路１０の出
力に一対の差動出力１２，１３が現れ、これがパルスト
ランス４ｏを駆動する。また送信時にはセレクト信号１
４としてローペルより低い電圧が入力されるので、ＮＰ
Ｎ）ランジスタ２０゜３０はカットオフ状態になり、こ
の２個のトランジスタと電流制限用の抵抗５０．６０は
パルストランス４０の駆動に影餐を与えない。
力に一対の差動出力１２，１３が現れ、これがパルスト
ランス４ｏを駆動する。また送信時にはセレクト信号１
４としてローペルより低い電圧が入力されるので、ＮＰ
Ｎ）ランジスタ２０゜３０はカットオフ状態になり、こ
の２個のトランジスタと電流制限用の抵抗５０．６０は
パルストランス４０の駆動に影餐を与えない。
一方弁送信時には、差動増幅回路１ｏの差動出力１２が
ハイレベルかローレベルまたはその逆になる。また非送
信時にはセレクト信号１４としてハイレベル以上の電圧
が入力されて導通状態になる。したがってパルストラン
ス４ｏの一次巻線ノ両端は、それぞれ抵抗５０．６０を
介して、強制的に電源電圧ＶＣＣに固定されることにな
り、パルストランス４０の一次巻線に電流が流れること
はない。このトランジスタ２０．３０の導通時のインピ
ーダンスおよび抵抗５０．６０は、エミッタ出力差動増
幅回路１ｏの出力インピーダンスより小さくなるように
設定することが有効である。かりに２個のトランジスタ
２０．３０の導通時の特性に相違があっても、抵抗５０
．６０を接続することにより通常のばらつきは吸収でき
る。
ハイレベルかローレベルまたはその逆になる。また非送
信時にはセレクト信号１４としてハイレベル以上の電圧
が入力されて導通状態になる。したがってパルストラン
ス４ｏの一次巻線ノ両端は、それぞれ抵抗５０．６０を
介して、強制的に電源電圧ＶＣＣに固定されることにな
り、パルストランス４０の一次巻線に電流が流れること
はない。このトランジスタ２０．３０の導通時のインピ
ーダンスおよび抵抗５０．６０は、エミッタ出力差動増
幅回路１ｏの出力インピーダンスより小さくなるように
設定することが有効である。かりに２個のトランジスタ
２０．３０の導通時の特性に相違があっても、抵抗５０
．６０を接続することにより通常のばらつきは吸収でき
る。
しかしながら、このような従来のバースト信号伝送用パ
ルストランス駆動回路は非送信時にパルストランスの１
次巻線に電流を流さないため、トランジスタ２個と抵抗
２本を使用しているので、部品点数が増えるという欠点
があった。
ルストランス駆動回路は非送信時にパルストランスの１
次巻線に電流を流さないため、トランジスタ２個と抵抗
２本を使用しているので、部品点数が増えるという欠点
があった。
本発明のバースト信号伝送用パルストランス駆動回路が
それぞれ一方の端子に供給され他方の端子を共通に接続
した第１と第２の抵抗と、前記第１と第２の抵抗を共通
に接続した端子に１端を接続し他端を接地した第３の抵
抗と、前記第１と第２の抵抗を共通に接続した端子にエ
ミッタを接続しコレクタを電源に接続しベースにセレク
ト信号が供給されるトランジスタと、前記１対の差動出
力が１次巻線の両端に供給されるパルストランスとを含
んで構成される。
それぞれ一方の端子に供給され他方の端子を共通に接続
した第１と第２の抵抗と、前記第１と第２の抵抗を共通
に接続した端子に１端を接続し他端を接地した第３の抵
抗と、前記第１と第２の抵抗を共通に接続した端子にエ
ミッタを接続しコレクタを電源に接続しベースにセレク
ト信号が供給されるトランジスタと、前記１対の差動出
力が１次巻線の両端に供給されるパルストランスとを含
んで構成される。
次に、本発明の実施例について、図面を参照して説明す
る。
る。
第１図は本発明の一実施例を示す回路図である。
バースト信号１１が入力され１対の差動出力を出力する
エミッタ出力差動増幅回路１ｏと、エミッタ出力差動増
幅回路１０の１対の差動出力１２゜１３が１次巻線の両
端に供給されるパルストランス４０と、１対の差動出力
１２，１３がそれぞれの一端に供給され、他端が共通に
接続された終端抵抗７０．８０と、終端抵抗７０．８０
の共通接続点に一端を接続し他端を接地する終端抵抗９
゜と、セレクト信号１４がベースに入力されコレクタが
電源に接続され、エミッタが抵抗７０，８０．。
エミッタ出力差動増幅回路１ｏと、エミッタ出力差動増
幅回路１０の１対の差動出力１２゜１３が１次巻線の両
端に供給されるパルストランス４０と、１対の差動出力
１２，１３がそれぞれの一端に供給され、他端が共通に
接続された終端抵抗７０．８０と、終端抵抗７０．８０
の共通接続点に一端を接続し他端を接地する終端抵抗９
゜と、セレクト信号１４がベースに入力されコレクタが
電源に接続され、エミッタが抵抗７０，８０．。
９０の共通接続点に接続されたトランジスタ２゜とから
構成されている。
構成されている。
次に、第１図に示す実施例の動作を説明する。
バースト信号１１が加えられたときエミッタ出力差動増
幅回路１０の１対の差動出力１２．１３ハハルストラン
ス４００１次巻線を駆動する。このとき終端抵抗７０．
８０．９０の共通接続点の電圧は１対の差動出力１２，
１３のそれぞれの論理高レベルと接地との間の電圧にな
っている。セレクト信号１４として論理低電圧が入力さ
れてトランジスタ２０のエミッタ電圧が終端抵抗７０゜
８０．９０の共通接続点の電圧より低くなるようにしで
ある。実際にはトランジスタ２ｏのエミッタ電圧は終端
抵抗７０．８０．９０の共通接続点−の′電圧と同じ電
圧にな妙そのかわりトランジスタ２０はカットオフ状態
となりパルストランス４゜の動作に影智をあたえない。
幅回路１０の１対の差動出力１２．１３ハハルストラン
ス４００１次巻線を駆動する。このとき終端抵抗７０．
８０．９０の共通接続点の電圧は１対の差動出力１２，
１３のそれぞれの論理高レベルと接地との間の電圧にな
っている。セレクト信号１４として論理低電圧が入力さ
れてトランジスタ２０のエミッタ電圧が終端抵抗７０゜
８０．９０の共通接続点の電圧より低くなるようにしで
ある。実際にはトランジスタ２ｏのエミッタ電圧は終端
抵抗７０．８０．９０の共通接続点−の′電圧と同じ電
圧にな妙そのかわりトランジスタ２０はカットオフ状態
となりパルストランス４゜の動作に影智をあたえない。
次に、バースト信号が終了した場合エミッタ出力差動増
幅回路１０の１対の差動出力１２．１３は一方が論理高
レベル、他方が論理低レベルになる。一方このときセレ
クト信号１４として論理高電圧が入力される。（論理高
レベルと論理高電圧。
幅回路１０の１対の差動出力１２．１３は一方が論理高
レベル、他方が論理低レベルになる。一方このときセレ
クト信号１４として論理高電圧が入力される。（論理高
レベルと論理高電圧。
論理低レベルと論理低電圧とは絶対電圧に差がある。）
この論理高電圧によりトランジスタ２０のエミッタの電
圧は、一対の差動出力１２．１３の論理高レベルより高
くなるように決める。これによりエミッタ出力差動増幅
回路１０はカットオフになり電流はパルストランス４０
へは流れない。
この論理高電圧によりトランジスタ２０のエミッタの電
圧は、一対の差動出力１２．１３の論理高レベルより高
くなるように決める。これによりエミッタ出力差動増幅
回路１０はカットオフになり電流はパルストランス４０
へは流れない。
本発明のバースト信号伝送用パルストランス駆動回路は
、エミッタ出力差動増幅回路の１対の差動出力がそれぞ
れの一端に供給される抵抗とさらに一端を接地した抵抗
との共通接続点にトランジスタのエミ、りを接続し、セ
レクト信号により非動作時にパルストランスの１次巻線
に電流を流さないようにして磁気飽和を防ぐことのでき
るトランジスタ数、抵抗数を減じたバースト信号伝送用
パルストランス駆動ができるという効果がある。
、エミッタ出力差動増幅回路の１対の差動出力がそれぞ
れの一端に供給される抵抗とさらに一端を接地した抵抗
との共通接続点にトランジスタのエミ、りを接続し、セ
レクト信号により非動作時にパルストランスの１次巻線
に電流を流さないようにして磁気飽和を防ぐことのでき
るトランジスタ数、抵抗数を減じたバースト信号伝送用
パルストランス駆動ができるという効果がある。
第１図は本発明の一実施例を示す回路図、第２図は従来
の一例を示す回路図である。 １０・・・・・・エミッタ出力差動増幅回路、４０・・
・・・・パルストランス、２０，３０°°°・°°トラ
ンジスタ。
の一例を示す回路図である。 １０・・・・・・エミッタ出力差動増幅回路、４０・・
・・・・パルストランス、２０，３０°°°・°°トラ
ンジスタ。
Claims (1)
- バースト信号が入力され１対の差動出力を出力するエミ
ッタ出力差動増幅回路と、前記１対の差動出力がそれぞ
れ一方の端子に供給され他方の端子を共通に接続した第
１と第２の終端抵抗と、前記第１と第２の終端抵抗を共
通に接続した端子に一端を接続し他端を接地した第３の
終端抵抗と、前記第１と第２の終端抵抗を共通に接続し
た端子にエミッタを接続しコレクタを電源にベースにセ
レクト信号が供給されたトランジスタと、前記１対の差
動出力に１次巻線の両端を接続したパルストランスとを
含むことを特徴とするバースト信号伝送用パルストラン
ス駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60087919A JPS61245747A (ja) | 1985-04-24 | 1985-04-24 | バ−スト信号伝送用パルストランス駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60087919A JPS61245747A (ja) | 1985-04-24 | 1985-04-24 | バ−スト信号伝送用パルストランス駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61245747A true JPS61245747A (ja) | 1986-11-01 |
Family
ID=13928326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60087919A Pending JPS61245747A (ja) | 1985-04-24 | 1985-04-24 | バ−スト信号伝送用パルストランス駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61245747A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0629984A (ja) * | 1991-02-19 | 1994-02-04 | Internatl Business Mach Corp <Ibm> | 通信システム |
-
1985
- 1985-04-24 JP JP60087919A patent/JPS61245747A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0629984A (ja) * | 1991-02-19 | 1994-02-04 | Internatl Business Mach Corp <Ibm> | 通信システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890001359B1 (ko) | 차동신호 드라이버 | |
| EP0547814B1 (en) | Balanced line driver for local area networks or the like | |
| US5424710A (en) | Power coupler for coupling power from a transmission line to a node thereon | |
| US11038490B2 (en) | Active gyrator circuit in one-pair ethernet with PoDL | |
| CA2077602A1 (en) | Low voltage swing output mos circuit for driving an ecl circuit | |
| JPS61245747A (ja) | バ−スト信号伝送用パルストランス駆動回路 | |
| JPH0843455A (ja) | 絶対値回路 | |
| JPS61269447A (ja) | バ−スト信号伝送用パルストランス駆動回路 | |
| US5450520A (en) | Load current sampling technique | |
| JPS58205357A (ja) | 線路駆動回路 | |
| US4056783A (en) | Linear sound amplifier circuit | |
| JPH07202613A (ja) | 抵抗値自動切替回路 | |
| JP3059893B2 (ja) | スイッチ回路 | |
| JPS60242754A (ja) | パルストランス駆動回路 | |
| JPH0353614A (ja) | ラインドライバ回路 | |
| JPS6333755B2 (ja) | ||
| JPH0548350A (ja) | アラーム機能付き出力バツフア回路 | |
| JPH0522048A (ja) | コンプリメンタリ増幅回路 | |
| JPH01251816A (ja) | パルス信号送出回路 | |
| JPH01264014A (ja) | ダイオードスイッチ回路 | |
| JP3552931B2 (ja) | 出力回路 | |
| JPH04103045U (ja) | ラインドライバ回路 | |
| JPS59193633A (ja) | 有線伝送路における電流制御回路 | |
| JPH0362347B2 (ja) | ||
| JPS5950656A (ja) | 電流供給回路 |