JPS61269447A - バ−スト信号伝送用パルストランス駆動回路 - Google Patents
バ−スト信号伝送用パルストランス駆動回路Info
- Publication number
- JPS61269447A JPS61269447A JP11072085A JP11072085A JPS61269447A JP S61269447 A JPS61269447 A JP S61269447A JP 11072085 A JP11072085 A JP 11072085A JP 11072085 A JP11072085 A JP 11072085A JP S61269447 A JPS61269447 A JP S61269447A
- Authority
- JP
- Japan
- Prior art keywords
- pulse transformer
- voltage
- primary winding
- emitter
- burst signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、バースト信号伝送用パルストランス駆動回路
、特に、ローカルエリアネットワークの送受信装置に適
するバースト信号伝送用パルストランス駆動回路に関す
る。
、特に、ローカルエリアネットワークの送受信装置に適
するバースト信号伝送用パルストランス駆動回路に関す
る。
従来のバースト信号伝送用パルストランス駆動回路は第
２図に示すようにバースト信号１１が差動増幅回路１０
に入力される。この差動増幅回路１０は工きツタ出力差
動増幅回路にｊ９構成されている。差動増幅回ｗ！１０
の一対の差動出力１２゜１３はそれぞれ終端抵抗７０．
８０の一方の端子に供給される。終端抵抗７０．８０の
他の端子は接地される。また差動増幅回路１０の一対の
差動出力１２，１３ｔｌｊパルストランス４０に供給さ
れる。送信時にはセレクト信号１４としてローレベル以
下の信号が、また非送信時にはハイレベル以上の信号が
ＮＰＮ）ランジスタ２０．３０のベースに供給される。
２図に示すようにバースト信号１１が差動増幅回路１０
に入力される。この差動増幅回路１０は工きツタ出力差
動増幅回路にｊ９構成されている。差動増幅回ｗ！１０
の一対の差動出力１２゜１３はそれぞれ終端抵抗７０．
８０の一方の端子に供給される。終端抵抗７０．８０の
他の端子は接地される。また差動増幅回路１０の一対の
差動出力１２，１３ｔｌｊパルストランス４０に供給さ
れる。送信時にはセレクト信号１４としてローレベル以
下の信号が、また非送信時にはハイレベル以上の信号が
ＮＰＮ）ランジスタ２０．３０のベースに供給される。
ＮＰＮ）ランジスタ２０．３０のエミッタはそれぞれ電
流制限用の抵抗５０．６０に接続され差動増幅回路１０
の一対の差動出力１２ 。
流制限用の抵抗５０．６０に接続され差動増幅回路１０
の一対の差動出力１２ 。
１３が供給され、コレクタは正の電源電圧ＶＣＯに接続
される。
される。
このような構成のパルストランス駆動回路の動作につい
て以下に説明する。
て以下に説明する。
バースト信号１１が入力されると、差動増幅回路１０の
出力に一対の差動出力１２．１３が現れ、コレ力パルス
トランス４（１−駆動する。′！１ヒ送信時にはセレク
ト信号１４としてローレベルより低い電圧が入力される
ので、ＮＰＮトランジスタ２０゜３０はカットオフ状態
にな９、この２個のトランジスタと電流制限用の抵抗５
０．６０はパルストランス４０の駆動に影響金与えない
。
出力に一対の差動出力１２．１３が現れ、コレ力パルス
トランス４（１−駆動する。′！１ヒ送信時にはセレク
ト信号１４としてローレベルより低い電圧が入力される
ので、ＮＰＮトランジスタ２０゜３０はカットオフ状態
にな９、この２個のトランジスタと電流制限用の抵抗５
０．６０はパルストランス４０の駆動に影響金与えない
。
−万非送信時には、差動増幅回路ｌＯの差動出力１２が
ハイレベルかローレベルまたはその逆になる。また非送
イキ時にはセレクト信号１４としてハイレベル以上の電
圧が入力されて導通状態になる。したがってパルストラ
ンス４０の一次巻線の両端は、それぞれ抵抗５０．６０
ｉ介して、強制的に電源電圧■ｏｏに固定されることに
なり１パルストランス４０の一次巻線に電流が流れるこ
とはない。このトランジスタ２０．３０の導通時のイン
ピーダンスおよび抵抗５０．６０は、エミッタ出力差動
増幅回路ｌＯの出力インピーダンスより小さくなるよう
に設定することが有効である。かりに２個のトランジス
タ２０．３０の導通時の特性に相違があっても、抵抗５
０．６０’に接続することにより通常のばらつきは吸収
できる。
ハイレベルかローレベルまたはその逆になる。また非送
イキ時にはセレクト信号１４としてハイレベル以上の電
圧が入力されて導通状態になる。したがってパルストラ
ンス４０の一次巻線の両端は、それぞれ抵抗５０．６０
ｉ介して、強制的に電源電圧■ｏｏに固定されることに
なり１パルストランス４０の一次巻線に電流が流れるこ
とはない。このトランジスタ２０．３０の導通時のイン
ピーダンスおよび抵抗５０．６０は、エミッタ出力差動
増幅回路ｌＯの出力インピーダンスより小さくなるよう
に設定することが有効である。かりに２個のトランジス
タ２０．３０の導通時の特性に相違があっても、抵抗５
０．６０’に接続することにより通常のばらつきは吸収
できる。
しかしながら、このよりな従来のバースト信号伝送用パ
ルストランス駆動回Ｉ３ハ非送信時にパルストランスの
１次巻線に電流會流さないためトランジスタ２個と抵抗
２本全使用しているので、部品点数が増えるという欠点
があった。
ルストランス駆動回Ｉ３ハ非送信時にパルストランスの
１次巻線に電流會流さないためトランジスタ２個と抵抗
２本全使用しているので、部品点数が増えるという欠点
があった。
本発明のバースト信号伝送用パルストランス駆動回路は
バースト信号が入力され１対の差動出力がｔ出力するエ
ミッタ出力差動増幅回路と、この１対の差動出力がそれ
ぞれ一方の端子に供給され他方の端子がそれぞれ接地さ
れた２個の終端抵抗と、前記エミッタ出力差動増幅回路
の１対の差動出力が１次巻線の両端に供給されるパルス
トランスと、そのパルストランスの１次巻線の中点にエ
ミッタを接続しコレクタ會電源に接続しベースにセレク
ト信号が供給されるトランジスタとを含んで構成される
。
バースト信号が入力され１対の差動出力がｔ出力するエ
ミッタ出力差動増幅回路と、この１対の差動出力がそれ
ぞれ一方の端子に供給され他方の端子がそれぞれ接地さ
れた２個の終端抵抗と、前記エミッタ出力差動増幅回路
の１対の差動出力が１次巻線の両端に供給されるパルス
トランスと、そのパルストランスの１次巻線の中点にエ
ミッタを接続しコレクタ會電源に接続しベースにセレク
ト信号が供給されるトランジスタとを含んで構成される
。
次に、本発明の実施例について、図面全参照して説明す
る。
る。
第１図は本発明の一実施例を示す回路図である。
Ｗ、１図に示すバースト信号伝送用パルストランス駆動
回路は、バースト信号１１が入力され１対の差動出力１
２ 、１３に一出力するエミッタ出力差動増幅回路１０
と、前記１対の差動出力１２，１３が１次巻線の両端に
供給されるパルストランス４０と、セレクト信号１４が
ベースに入力されコレクタが電源にエミッタがパルスト
ランス４０の１次巻線の中点Ｐに接続されるトランジス
タ２０と、前記１対の差動出力１２．１３がそれぞれ一
端に供給され他端が接地された終端抵抗７０．８０とか
ら構成されている。
回路は、バースト信号１１が入力され１対の差動出力１
２ 、１３に一出力するエミッタ出力差動増幅回路１０
と、前記１対の差動出力１２，１３が１次巻線の両端に
供給されるパルストランス４０と、セレクト信号１４が
ベースに入力されコレクタが電源にエミッタがパルスト
ランス４０の１次巻線の中点Ｐに接続されるトランジス
タ２０と、前記１対の差動出力１２．１３がそれぞれ一
端に供給され他端が接地された終端抵抗７０．８０とか
ら構成されている。
次に、第１図に示す実施例の動作ケ説明する。
バースト信号１１が供給されたとき、エミッタ出力差動
増幅回路１００１対の差動出力１２．１３はパルストラ
ンス４００１次巻ａ全駆動する。このトキ、パルストラ
ンス４０の１次巻線の中点Ｐの電圧はエミッタ出力差動
増幅回路１０のコモン電圧となる。−万、セレクト信号
１４は論理低電圧トなり、トランジスタ２０のエミッタ
電圧がパルストランス４０の１次巻線の中点Ｐの電圧よ
り低くなるようにしておる。実際には、トランジスタ２
０のエミッタ電圧はパルストランス４０の１次巻線の中
点Ｐの電圧と同じ電圧になり、そのかわりトランジスタ
２０はカットオフ状態となり。
増幅回路１００１対の差動出力１２．１３はパルストラ
ンス４００１次巻ａ全駆動する。このトキ、パルストラ
ンス４０の１次巻線の中点Ｐの電圧はエミッタ出力差動
増幅回路１０のコモン電圧となる。−万、セレクト信号
１４は論理低電圧トなり、トランジスタ２０のエミッタ
電圧がパルストランス４０の１次巻線の中点Ｐの電圧よ
り低くなるようにしておる。実際には、トランジスタ２
０のエミッタ電圧はパルストランス４０の１次巻線の中
点Ｐの電圧と同じ電圧になり、そのかわりトランジスタ
２０はカットオフ状態となり。
パルストランス４０の動作に影響會あたえない。
次に、バースト信号１１が終了した場合エミッタ出力差
動増幅回路１００１対の差動出力１２゜１３は、−万が
論理高レベル、他方が論理低レベルになる。−万このと
きセレクト信号１４は論理高電圧となる。（論理高レベ
ルと論理高電圧、論理低レベルと論理低電圧とは絶対電
圧に差がろるンこの論理高電圧によりトランジスタ２０
のエミッ夕電圧は一対の差動出力１２．１３の論理高レ
ベルより高くなるように決める。これによりエミッタ出
力差動増幅回路ＩＯはカットオフＩｃなり、電流はトラ
ンジスタ２０よジパルストランス４０の１次巻Ｍ’に分
流して流れ終端抵抗７０．８０に流れる。
動増幅回路１００１対の差動出力１２゜１３は、−万が
論理高レベル、他方が論理低レベルになる。−万このと
きセレクト信号１４は論理高電圧となる。（論理高レベ
ルと論理高電圧、論理低レベルと論理低電圧とは絶対電
圧に差がろるンこの論理高電圧によりトランジスタ２０
のエミッ夕電圧は一対の差動出力１２．１３の論理高レ
ベルより高くなるように決める。これによりエミッタ出
力差動増幅回路ＩＯはカットオフＩｃなり、電流はトラ
ンジスタ２０よジパルストランス４０の１次巻Ｍ’に分
流して流れ終端抵抗７０．８０に流れる。
パルストランス４０の１次巻層の直流抵抗の比と終端抵
抗７０．８０が等しければパルストランス４０の１次巻
線の電流は逆方向で等しいため、磁気飽和を起さない、
たとえ抵抗値が数チ差があってもｌ［流の差も数チであ
り問題ない。
抗７０．８０が等しければパルストランス４０の１次巻
線の電流は逆方向で等しいため、磁気飽和を起さない、
たとえ抵抗値が数チ差があってもｌ［流の差も数チであ
り問題ない。
本発明のバースト信号伝送用パルストランス駆動側ｗ１
は、パルストランスの１次巻線の中点にトランジスタの
エミッタ葡接続し、セレクト（ｌによりパルストランス
の１次巻線ｅこ逆方向、同量のｔ流葡流すことにより磁
気飽和？防ぐことのできるトランジスタ数、抵抗数盆減
らし、ｔバースト信号伝送用パルストランス駆動かでき
るという効果がある。
は、パルストランスの１次巻線の中点にトランジスタの
エミッタ葡接続し、セレクト（ｌによりパルストランス
の１次巻線ｅこ逆方向、同量のｔ流葡流すことにより磁
気飽和？防ぐことのできるトランジスタ数、抵抗数盆減
らし、ｔバースト信号伝送用パルストランス駆動かでき
るという効果がある。
第１図に本発明の一実施例會示す回路図、第２図れ従来
の一例會示す回路図である。 ｌＯ・・・エミッタ出力差側増幅回路、４０・・・パル
ストランス、２０．３０・・・トランジスタ、５０゜６
０・・抵抗、７０．８０・・終端抵抗、１１・・・バー
スト信号、１２．１３・・・差動出力、１４・・・セレ
クト信号、Ｐ・・・中点。
の一例會示す回路図である。 ｌＯ・・・エミッタ出力差側増幅回路、４０・・・パル
ストランス、２０．３０・・・トランジスタ、５０゜６
０・・抵抗、７０．８０・・終端抵抗、１１・・・バー
スト信号、１２．１３・・・差動出力、１４・・・セレ
クト信号、Ｐ・・・中点。
Claims (1)
- バースト信号が入力され１対の差動出力を出力するエミ
ッタ出力差動増幅回路と、前記１対の差動出力がそれぞ
れ一方の端子に供給され他方の端子がそれぞれ接地され
た２個の終端抵抗と、前記エミッタ出力差動増幅回路の
一対の差動出力が１次巻線の両端に供給されるパルスト
ランスと、前記パルストランスの１次巻線の中点にエミ
ッタを接続しコレクタを電源にベースにセレクト信号が
供給されるトランジスタとを含むことを特徴とするバー
スト信号伝送用パルストランス駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11072085A JPS61269447A (ja) | 1985-05-23 | 1985-05-23 | バ−スト信号伝送用パルストランス駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11072085A JPS61269447A (ja) | 1985-05-23 | 1985-05-23 | バ−スト信号伝送用パルストランス駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61269447A true JPS61269447A (ja) | 1986-11-28 |
Family
ID=14542774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11072085A Pending JPS61269447A (ja) | 1985-05-23 | 1985-05-23 | バ−スト信号伝送用パルストランス駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61269447A (ja) |
-
1985
- 1985-05-23 JP JP11072085A patent/JPS61269447A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0547814B1 (en) | Balanced line driver for local area networks or the like | |
| JPS63136712A (ja) | 差動比較回路 | |
| JPH0589409A (ja) | 磁気ヘツドドライブ回路 | |
| JPS61269447A (ja) | バ−スト信号伝送用パルストランス駆動回路 | |
| JPS61245747A (ja) | バ−スト信号伝送用パルストランス駆動回路 | |
| JPS6223060Y2 (ja) | ||
| JP3059893B2 (ja) | スイッチ回路 | |
| JPS60242754A (ja) | パルストランス駆動回路 | |
| JPH0426966Y2 (ja) | ||
| JPH03201809A (ja) | 差動出力回路 | |
| JPS623939Y2 (ja) | ||
| JPH0548350A (ja) | アラーム機能付き出力バツフア回路 | |
| JPS61217906A (ja) | 磁気記憶装置の書込回路 | |
| JPS58205357A (ja) | 線路駆動回路 | |
| JPS6167310A (ja) | Ａｇｃ増幅回路 | |
| JPH05129901A (ja) | 信号レベル変換器 | |
| JPS6141295Y2 (ja) | ||
| JPH0583117A (ja) | Ｅｃｌ型半導体集積回路装置 | |
| JPH01175402A (ja) | 電流制限型カレントミラー回路 | |
| JPS59193633A (ja) | 有線伝送路における電流制御回路 | |
| JPH0583049A (ja) | 差動回路 | |
| JPH0362347B2 (ja) | ||
| JPH0294811A (ja) | レベル可変回路 | |
| JPS62108615A (ja) | 切換回路 | |
| JPH0353614A (ja) | ラインドライバ回路 |