JPH0522048A - コンプリメンタリ増幅回路 - Google Patents
コンプリメンタリ増幅回路Info
- Publication number
- JPH0522048A JPH0522048A JP3198581A JP19858191A JPH0522048A JP H0522048 A JPH0522048 A JP H0522048A JP 3198581 A JP3198581 A JP 3198581A JP 19858191 A JP19858191 A JP 19858191A JP H0522048 A JPH0522048 A JP H0522048A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- circuit
- order
- transformer
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】高周波帯域動作においても短絡電流を格段に抑
制可能で、コンプリメンタリ回路の対称性を改善する。 【構成】一対の正負トランジスタの出力側にトランスを
構成する同一巻数の１次巻選択と２次巻線を接続するこ
とにより、つまり、コンプリメンタリ配置された段の回
路の正負一組のトランジスタ出力の間に後段回路への出
力を挟むようにトランスを設けることにより、高周波帯
域での動作時に正負のトランジスタ間に流れる短絡電流
を抑制し、コンプリメンタリ回路の対称性を改善する。
制可能で、コンプリメンタリ回路の対称性を改善する。 【構成】一対の正負トランジスタの出力側にトランスを
構成する同一巻数の１次巻選択と２次巻線を接続するこ
とにより、つまり、コンプリメンタリ配置された段の回
路の正負一組のトランジスタ出力の間に後段回路への出
力を挟むようにトランスを設けることにより、高周波帯
域での動作時に正負のトランジスタ間に流れる短絡電流
を抑制し、コンプリメンタリ回路の対称性を改善する。
Description
【０００１】
【産業上の利用分野】本発明は、コンプリメンタリ増幅
回路に関し、特にコンプリメンタリ回路の対称性を改善
したコンプリメンタリ増幅回路に関する。
回路に関し、特にコンプリメンタリ回路の対称性を改善
したコンプリメンタリ増幅回路に関する。
【０００２】
【従来の技術】従来のコンプリメンタリ増幅回路の一例
として図４にコンプリメンタリエミッタフォロワ増幅回
路図が示されている。かかる増幅回路は、それぞれが一
対の正負のトランジスタを有する少なくとも一段のドラ
イブ段と最終出力段で構成されている。ＮＰＮトランジ
スタ１とＰＮＰトランジスタ２は、ドライブ段を構成す
る一対の正負トランジスタで電圧源Ｖ１およびＶ２によ
ってバイアス電圧が供給され、トランジスタ１と２の直
流的な動作点がＡ級にバイアスされている。また、出力
段を構成するＮＰＮトランジスタ３とＰＮＰトランジス
タ４には、定電圧源Ｖ４からバイアス電圧が供給され、
Ａ級にバイアスされている。ドライブ段のトランジスタ
１のエミッタとトランジスタ３のベースとが接続され、
トランジスタ２のエミッタとトランジスタ４のベースと
が接続される。出力段のトランジスタ３と４のエミッタ
間には、出力抵抗Ｒ１とＲ２が接続され、抵抗Ｒ１とＲ
２の接続点には、負荷ＲLが接続されている。トランジ
スタ１と３のコレクタおよびトランジスタ２と４のコレ
クタには、電圧源Ｖ５とＶ６から所定の直流電源電圧が
供給されている。
として図４にコンプリメンタリエミッタフォロワ増幅回
路図が示されている。かかる増幅回路は、それぞれが一
対の正負のトランジスタを有する少なくとも一段のドラ
イブ段と最終出力段で構成されている。ＮＰＮトランジ
スタ１とＰＮＰトランジスタ２は、ドライブ段を構成す
る一対の正負トランジスタで電圧源Ｖ１およびＶ２によ
ってバイアス電圧が供給され、トランジスタ１と２の直
流的な動作点がＡ級にバイアスされている。また、出力
段を構成するＮＰＮトランジスタ３とＰＮＰトランジス
タ４には、定電圧源Ｖ４からバイアス電圧が供給され、
Ａ級にバイアスされている。ドライブ段のトランジスタ
１のエミッタとトランジスタ３のベースとが接続され、
トランジスタ２のエミッタとトランジスタ４のベースと
が接続される。出力段のトランジスタ３と４のエミッタ
間には、出力抵抗Ｒ１とＲ２が接続され、抵抗Ｒ１とＲ
２の接続点には、負荷ＲLが接続されている。トランジ
スタ１と３のコレクタおよびトランジスタ２と４のコレ
クタには、電圧源Ｖ５とＶ６から所定の直流電源電圧が
供給されている。
【０００３】負荷ＲLに電力を供給するための交流信号
は、信号源５と６から供給され、トランジスタ１と２の
ベース、エミッタ、トランジスタ３と４のベース、エミ
ッタを経て負荷ＲLに出力される。負荷ＲＬに流れる電
流は、電圧源Ｖ５とＶ６からトランジスタ３と４のエミ
ッタ電流として供給される。このとき、トランジスタ３
と４のベースには、ＩB ＝ＩE ／ｈFE（ＩE はエミッタ
電流、ｈFEはトランジスタ３と４の電流増幅率）のベー
ス電流が流れようとするので、トランジスタ１と２は、
このベース電流の交流信号分を十分に供給できるように
している。トランジスタ３および４のベース電流の交流
分は、図のｉ1 とｉ2 およびｉ3とｉ4 の経路で供給さ
れるが、これら経路には定電圧源Ｖ４が挿入されてお
り、トランジスタ１によるトランジスタ４のドライブ
や、トランジスタ２によるトランジスタ３のドライブ時
には定電圧源Ｖ４のインピーダンスが障害となり、ドラ
イブ特性に影響を与える。その結果、トランジスタ３と
４のドライブが正負で非対称的なものとなり、動作速
度、過渡動作特性が悪化してしまう。そこで、定電圧源
Ｖ４に並列にコンデンサＣを接続し、交流信号に対する
定電圧源Ｖ４の交流インピーダンスが十分小さくなるよ
うにしている。また、出力抵抗Ｒ１とＲ２は、トランジ
スタ３および４の直流動作点の安定度向上に寄与してい
る。
は、信号源５と６から供給され、トランジスタ１と２の
ベース、エミッタ、トランジスタ３と４のベース、エミ
ッタを経て負荷ＲLに出力される。負荷ＲＬに流れる電
流は、電圧源Ｖ５とＶ６からトランジスタ３と４のエミ
ッタ電流として供給される。このとき、トランジスタ３
と４のベースには、ＩB ＝ＩE ／ｈFE（ＩE はエミッタ
電流、ｈFEはトランジスタ３と４の電流増幅率）のベー
ス電流が流れようとするので、トランジスタ１と２は、
このベース電流の交流信号分を十分に供給できるように
している。トランジスタ３および４のベース電流の交流
分は、図のｉ1 とｉ2 およびｉ3とｉ4 の経路で供給さ
れるが、これら経路には定電圧源Ｖ４が挿入されてお
り、トランジスタ１によるトランジスタ４のドライブ
や、トランジスタ２によるトランジスタ３のドライブ時
には定電圧源Ｖ４のインピーダンスが障害となり、ドラ
イブ特性に影響を与える。その結果、トランジスタ３と
４のドライブが正負で非対称的なものとなり、動作速
度、過渡動作特性が悪化してしまう。そこで、定電圧源
Ｖ４に並列にコンデンサＣを接続し、交流信号に対する
定電圧源Ｖ４の交流インピーダンスが十分小さくなるよ
うにしている。また、出力抵抗Ｒ１とＲ２は、トランジ
スタ３および４の直流動作点の安定度向上に寄与してい
る。
【０００４】
【発明が解決しようとする課題】上述のように、従来の
多段構成のコンプリメンタリ増幅回路においては、ドラ
イブ段の一対のトランジスタ１と２の出力（エミッタ）
間には出力段トランジスタをバイアスするための定電圧
源Ｖ４が接続されるとともに、この定電圧源Ｖ４には並
列にコンデンサＣを接続して、上記一対のトランジスタ
出力間の交流的インピーダンスを低インピーダンスとす
るように構成されている。しかしながら、かかる構成の
コンプリメンタリ増幅回路では、上記定電圧源Ｖ４に並
列に接続されているコンデンサＣに起因して高周波動作
特性が悪化する。すなわち、コンデンサＣは、高周波動
作時に、低インピーダンスであり、また、ドライブ段の
トランジスタ１と２のエミッタフォロワ出力は低インピ
ーダンスであり、両トランジスタ１と２のエミッタ間を
該低インピーダンスのコンデンサＣで結んだ場合には短
絡電流が流れ易く、増加傾向になる。また、出力段のト
ランジスタ３と４の出力抵抗Ｒ１とＲ２を直流動作点安
定度の観点から最適値に設定しても、高周波帯域での短
絡電流の増加を防止することには十分に寄与しない。
多段構成のコンプリメンタリ増幅回路においては、ドラ
イブ段の一対のトランジスタ１と２の出力（エミッタ）
間には出力段トランジスタをバイアスするための定電圧
源Ｖ４が接続されるとともに、この定電圧源Ｖ４には並
列にコンデンサＣを接続して、上記一対のトランジスタ
出力間の交流的インピーダンスを低インピーダンスとす
るように構成されている。しかしながら、かかる構成の
コンプリメンタリ増幅回路では、上記定電圧源Ｖ４に並
列に接続されているコンデンサＣに起因して高周波動作
特性が悪化する。すなわち、コンデンサＣは、高周波動
作時に、低インピーダンスであり、また、ドライブ段の
トランジスタ１と２のエミッタフォロワ出力は低インピ
ーダンスであり、両トランジスタ１と２のエミッタ間を
該低インピーダンスのコンデンサＣで結んだ場合には短
絡電流が流れ易く、増加傾向になる。また、出力段のト
ランジスタ３と４の出力抵抗Ｒ１とＲ２を直流動作点安
定度の観点から最適値に設定しても、高周波帯域での短
絡電流の増加を防止することには十分に寄与しない。
【０００５】したがって、上記従来のコンプリメンタリ
増幅回路は、高周波や高速動作時における短絡電流が増
加してしまうため、回路の消費電流が増加し、効率が低
下するだけでなく、過渡動作特性悪化をきたしてしまう
問題がある。かかる短絡電流の増加は、出力段のトラン
ジスタの出力側にも同様に現れてしまう。
増幅回路は、高周波や高速動作時における短絡電流が増
加してしまうため、回路の消費電流が増加し、効率が低
下するだけでなく、過渡動作特性悪化をきたしてしまう
問題がある。かかる短絡電流の増加は、出力段のトラン
ジスタの出力側にも同様に現れてしまう。
【０００６】そこで、本発明の目的は、高周波帯域動作
においても短絡電流を格段に抑制可能で、対称性を改善
したコンプリメンタリ増幅回路を提供することにある。
においても短絡電流を格段に抑制可能で、対称性を改善
したコンプリメンタリ増幅回路を提供することにある。
【０００７】
【課題を解決するための手段】前述の課題を解決するた
め、本発明によるコンプリメンタリ増幅回路は、正負の
一対のトランジスタで構成される少なくとも一段のドラ
イブ段回路と、このドライブ段回路によりドライブされ
る出力段回路とを有するコンプリメンタリ増幅回路にお
いて、前記ドライブ段回路の前記一対のトランジスタの
エミッタにそれぞれ同一巻数の１次巻線と２次巻線が接
続されたトランスを備えて構成される。また、本発明の
他の態様によるコンプリメンタリ増幅回路は、正負の一
対のトランジスタで構成される少なくとも一段のドライ
ブ段回路と、このドライブ段回路によりドライブされる
出力段回路とを有するコンプリメンタリ増幅回路におい
て、前記ドライブ段回路の前記一対のトランジスタのエ
ミッタにそれぞれ同一巻数の１次巻線と２次巻線が接続
された第１のトランスと、前記出力段回路の前記一対の
トランジスタのエミッタにそれぞれ同一巻数の１次巻線
と２次巻線が接続された第２のトランスと、を備えて構
成される。
め、本発明によるコンプリメンタリ増幅回路は、正負の
一対のトランジスタで構成される少なくとも一段のドラ
イブ段回路と、このドライブ段回路によりドライブされ
る出力段回路とを有するコンプリメンタリ増幅回路にお
いて、前記ドライブ段回路の前記一対のトランジスタの
エミッタにそれぞれ同一巻数の１次巻線と２次巻線が接
続されたトランスを備えて構成される。また、本発明の
他の態様によるコンプリメンタリ増幅回路は、正負の一
対のトランジスタで構成される少なくとも一段のドライ
ブ段回路と、このドライブ段回路によりドライブされる
出力段回路とを有するコンプリメンタリ増幅回路におい
て、前記ドライブ段回路の前記一対のトランジスタのエ
ミッタにそれぞれ同一巻数の１次巻線と２次巻線が接続
された第１のトランスと、前記出力段回路の前記一対の
トランジスタのエミッタにそれぞれ同一巻数の１次巻線
と２次巻線が接続された第２のトランスと、を備えて構
成される。
【０００８】
【作用】本発明では、一対の正負トランジスタの出力側
にトランスを構成する同一巻数の１次巻線と２次巻線を
接続することにより、つまり、コンプリメンタリ配置さ
れた段の回路の正負一組のトランジスタ出力の間に後段
回路への出力を挟むようにトランスを設けることによ
り、高周波帯域での動作時に正負のトランジスタ間に流
れる短絡電流を抑制し、コンプリメンタリ回路の対称性
を改善する。
にトランスを構成する同一巻数の１次巻線と２次巻線を
接続することにより、つまり、コンプリメンタリ配置さ
れた段の回路の正負一組のトランジスタ出力の間に後段
回路への出力を挟むようにトランスを設けることによ
り、高周波帯域での動作時に正負のトランジスタ間に流
れる短絡電流を抑制し、コンプリメンタリ回路の対称性
を改善する。
【０００９】
【実施例】次に、本発明について図面を参照しながら説
明する。図１は、本発明によるコンプリメンタリ増幅回
路の一実施例を示す回路図である。図中、図３と同一符
号が付されている回路要素は同様な要素である。本実施
例回路は、図４と同様に、ドライブ段のトランジスタ１
と２のベースには、定電圧源Ｖ１とＶ２が接続され、交
流源５から信号が供給されている。一対のトランジスタ
１と２のエミッタ間には、トランスを構成する同一巻数
の１次巻線Ｌ１と２次巻線Ｌ２が接続され、これら１次
巻線Ｌ１と２次巻線Ｌ２間に、定電圧源Ｖ４とコンデン
サＣの並列回路が接続されている。また、１次巻線Ｌ１
の一端がトランジスタ３のベースに、２次巻線Ｌ２の一
端がトランジスタ４のベースに接続されている。また、
出力段のトランジスタ３と４のエミッタ間にも同様に、
トランスを構成する１次巻線Ｌ３と２次巻線Ｌ４が接続
され、１次巻線Ｌ３と２次巻線Ｌ４間に出力抵抗Ｒ１と
Ｒ２が直列挿入されており、抵抗Ｒ１とＲ２の接続点に
は負荷ＲLが接続されている。出力段のトランジスタ３
と４には、定電圧源Ｖ５とＶ６からの直流電源電圧が供
給されている。
明する。図１は、本発明によるコンプリメンタリ増幅回
路の一実施例を示す回路図である。図中、図３と同一符
号が付されている回路要素は同様な要素である。本実施
例回路は、図４と同様に、ドライブ段のトランジスタ１
と２のベースには、定電圧源Ｖ１とＶ２が接続され、交
流源５から信号が供給されている。一対のトランジスタ
１と２のエミッタ間には、トランスを構成する同一巻数
の１次巻線Ｌ１と２次巻線Ｌ２が接続され、これら１次
巻線Ｌ１と２次巻線Ｌ２間に、定電圧源Ｖ４とコンデン
サＣの並列回路が接続されている。また、１次巻線Ｌ１
の一端がトランジスタ３のベースに、２次巻線Ｌ２の一
端がトランジスタ４のベースに接続されている。また、
出力段のトランジスタ３と４のエミッタ間にも同様に、
トランスを構成する１次巻線Ｌ３と２次巻線Ｌ４が接続
され、１次巻線Ｌ３と２次巻線Ｌ４間に出力抵抗Ｒ１と
Ｒ２が直列挿入されており、抵抗Ｒ１とＲ２の接続点に
は負荷ＲLが接続されている。出力段のトランジスタ３
と４には、定電圧源Ｖ５とＶ６からの直流電源電圧が供
給されている。
【００１０】さて、図１に示す実施例により高周波帯域
での動作状態における短絡電流を大幅に低減できる原理
を以下説明する。図４に示す従来回路は、図５に示すよ
うな等価回路で表される。２１Ａと２２Ａおよび２３Ａ
と２４Ａは、トランジスタ１と２および３と４の増幅機
能部を示し、信号源２５は、信号源５を示している。差
動電圧信号源２６と２７および２８と２９は、正負トラ
ンジスタ１と２および３と４の特性差により発生する短
絡電流の信号源を等価的に示す。抵抗Ｒ21とＲ22（通常
Ｒ21と等しい）はトランジスタ１と２のエミッタ抵抗
を、抵抗Ｒ23とＲ24はトランジスタ３と４のエミッタ抵
抗と出力抵抗Ｒ１とＲ２を含む抵抗分を示している。図
５から明らかなように、交流動作に着目したときのドラ
イブ段と出力段の基本的構成は同一であるから、動作原
理を説明するため一方の構成部のみを図６に示してい
る。図６において、２０は、負荷を示し、図４における
出力段側全体を含む負荷を示している。
での動作状態における短絡電流を大幅に低減できる原理
を以下説明する。図４に示す従来回路は、図５に示すよ
うな等価回路で表される。２１Ａと２２Ａおよび２３Ａ
と２４Ａは、トランジスタ１と２および３と４の増幅機
能部を示し、信号源２５は、信号源５を示している。差
動電圧信号源２６と２７および２８と２９は、正負トラ
ンジスタ１と２および３と４の特性差により発生する短
絡電流の信号源を等価的に示す。抵抗Ｒ21とＲ22（通常
Ｒ21と等しい）はトランジスタ１と２のエミッタ抵抗
を、抵抗Ｒ23とＲ24はトランジスタ３と４のエミッタ抵
抗と出力抵抗Ｒ１とＲ２を含む抵抗分を示している。図
５から明らかなように、交流動作に着目したときのドラ
イブ段と出力段の基本的構成は同一であるから、動作原
理を説明するため一方の構成部のみを図６に示してい
る。図６において、２０は、負荷を示し、図４における
出力段側全体を含む負荷を示している。
【００１１】図６において、信号源２５の電圧をＶｃ、
差動電圧信号源２６と２７の電圧をそれぞれＶN／２、
負荷２０の抵抗をＲとすると、負荷２０に流れる負荷電
流Ｉcと短絡電流ＩN は、 Ｉc＝Ｖc／（Ｒ21＋２Ｒ） …（１） ＩN ＝ＶN ／（２Ｒ21） で表される。一方、図２が図１の実施例回路の図５と同
様な等価回路である。図２において、図５と同一符号が
付されている回路要素は同一要素を示す。本実施例にお
いては、トランジスタ１と２のエミッタ側に、つまり、
図２における抵抗Ｒ21には１次巻線Ｌ１が、抵抗Ｒ22に
は２次巻線Ｌ２がそれぞれ接続されている。図２のドラ
イブ段の等価回路が図３に示されている。図３におい
て、信号源２５の電圧をＶc、差動電圧信号源２６と２
７の電圧をそれぞれＶN／２とおいて、ＩcとＩNを求め
ると、 Ｉc ＝Ｖc／｛（Ｒ21＋２Ｒ）＋ｊω（Ｌ−Ｍ）｝ …（３） ＩN ＝ＶN ／２｛Ｒ21＋ｊω（Ｌ＋Ｍ）｝ …（４） となる。ここで、トランスの１次巻線および２次巻線の
インダクタンスをＬ、１次側対２次側の相互インダクタ
ンスをＭとする。トランスの結合係数ｋ＝１とすると、 Ｌ−Ｍ＝（１−ｋ）Ｌ Ｌ＋Ｍ＝（１＋ｋ）Ｌ であるから、式（３）と（４）は、それぞれ式（５）と
（６）のように表される。 Ｉc ＝Ｖc／｛（Ｒ21＋２Ｒ）＋ｊω（（１−ｋ）Ｌ）｝ ＝Ｖc／（Ｒ21＋２Ｒ） …（５） ＩN ＝ＶN ／２｛Ｒ21＋ｊω（（１＋ｋ）Ｌ）｝ ＝ＶN ／（２Ｒ21＋ｊω４Ｌ） …（６） 式（１）と式（５）を比較すると、負荷電流は同一であ
る。しかし、式（２）と式（６）を比較すればわかるよ
うに、本実施例回路によれば、短絡電流を表す式の分母
に（ｊω４Ｌ）が追加されているので、短絡電流は、こ
の順によって抑圧される。この抑圧程度は、動作周波数
が高くなればなるほど大きくなる。トランスの結合係数
ｋは、トロイダルコア等を用いることにより、容易に
０．９〜０．９９程度の値を得ることができるので、本
発明の効果も簡単に得られることになる。
差動電圧信号源２６と２７の電圧をそれぞれＶN／２、
負荷２０の抵抗をＲとすると、負荷２０に流れる負荷電
流Ｉcと短絡電流ＩN は、 Ｉc＝Ｖc／（Ｒ21＋２Ｒ） …（１） ＩN ＝ＶN ／（２Ｒ21） で表される。一方、図２が図１の実施例回路の図５と同
様な等価回路である。図２において、図５と同一符号が
付されている回路要素は同一要素を示す。本実施例にお
いては、トランジスタ１と２のエミッタ側に、つまり、
図２における抵抗Ｒ21には１次巻線Ｌ１が、抵抗Ｒ22に
は２次巻線Ｌ２がそれぞれ接続されている。図２のドラ
イブ段の等価回路が図３に示されている。図３におい
て、信号源２５の電圧をＶc、差動電圧信号源２６と２
７の電圧をそれぞれＶN／２とおいて、ＩcとＩNを求め
ると、 Ｉc ＝Ｖc／｛（Ｒ21＋２Ｒ）＋ｊω（Ｌ−Ｍ）｝ …（３） ＩN ＝ＶN ／２｛Ｒ21＋ｊω（Ｌ＋Ｍ）｝ …（４） となる。ここで、トランスの１次巻線および２次巻線の
インダクタンスをＬ、１次側対２次側の相互インダクタ
ンスをＭとする。トランスの結合係数ｋ＝１とすると、 Ｌ−Ｍ＝（１−ｋ）Ｌ Ｌ＋Ｍ＝（１＋ｋ）Ｌ であるから、式（３）と（４）は、それぞれ式（５）と
（６）のように表される。 Ｉc ＝Ｖc／｛（Ｒ21＋２Ｒ）＋ｊω（（１−ｋ）Ｌ）｝ ＝Ｖc／（Ｒ21＋２Ｒ） …（５） ＩN ＝ＶN ／２｛Ｒ21＋ｊω（（１＋ｋ）Ｌ）｝ ＝ＶN ／（２Ｒ21＋ｊω４Ｌ） …（６） 式（１）と式（５）を比較すると、負荷電流は同一であ
る。しかし、式（２）と式（６）を比較すればわかるよ
うに、本実施例回路によれば、短絡電流を表す式の分母
に（ｊω４Ｌ）が追加されているので、短絡電流は、こ
の順によって抑圧される。この抑圧程度は、動作周波数
が高くなればなるほど大きくなる。トランスの結合係数
ｋは、トロイダルコア等を用いることにより、容易に
０．９〜０．９９程度の値を得ることができるので、本
発明の効果も簡単に得られることになる。
【００１２】図１の実施例では、出力段トランジスタの
エミッタ側にも同様にトランスを構成する同一巻数の１
次巻線Ｌ３と２次巻線Ｌ４が接続されており、したがっ
て、出力段の一対のトランジスタにおいても高周波帯域
動作における短絡電流の低域効果が得られ、回路全体の
消費電力の増大を格段に小さくできる。
エミッタ側にも同様にトランスを構成する同一巻数の１
次巻線Ｌ３と２次巻線Ｌ４が接続されており、したがっ
て、出力段の一対のトランジスタにおいても高周波帯域
動作における短絡電流の低域効果が得られ、回路全体の
消費電力の増大を格段に小さくできる。
【００１３】以上の実施例では、正負トランジスタとし
てはＮＰＮトランジスタとＰＮＰトランジスタを用いて
いるが、ＦＥＴ等の他の種類のトランジスタを用いる場
合についても本発明が適用できることは勿論である。
てはＮＰＮトランジスタとＰＮＰトランジスタを用いて
いるが、ＦＥＴ等の他の種類のトランジスタを用いる場
合についても本発明が適用できることは勿論である。
【００１４】
【発明の効果】以上説明したように、本発明によるコン
プリメンタリ増幅回路は、一対の正負トランジスタの出
力側にトランスを構成する同一巻数の１次巻選択と２次
巻線を接続しているので、つまり、コンプリメンタリ配
置された段の回路の正負一組のトランジスタ出力の間に
後段回路への出力を挟むようにトランスを設けているの
で高周波帯域での動作時に正負のトランジスタ間に流れ
る短絡電流が従来と比較して格段に抑制でき、コンプリ
メンタリ回路の対称性が向上される。その結果、高速動
作時の過渡特性を大幅に改善し、ひずみや異常な発振現
象を防止できる。
プリメンタリ増幅回路は、一対の正負トランジスタの出
力側にトランスを構成する同一巻数の１次巻選択と２次
巻線を接続しているので、つまり、コンプリメンタリ配
置された段の回路の正負一組のトランジスタ出力の間に
後段回路への出力を挟むようにトランスを設けているの
で高周波帯域での動作時に正負のトランジスタ間に流れ
る短絡電流が従来と比較して格段に抑制でき、コンプリ
メンタリ回路の対称性が向上される。その結果、高速動
作時の過渡特性を大幅に改善し、ひずみや異常な発振現
象を防止できる。
【図１】本発明によるコンプリメンタリ増幅回路の一実
施例を示す回路図である。
施例を示す回路図である。
【図２】図１に示す実施例回路の等価回路図である。
【図３】図２の等価回路の基本部を示す等価回路図であ
る。
る。
【図４】従来のコンプリメンタリ増幅回路図である。
【図５】図４に示す実施例回路の等価回路図である。
【図６】図５の等価回路の基本部を示す等価回路図であ
る。
る。
１，２，３，４ トランジスタ
５ 信号源
Claims (2)
- 【請求項１】正負の一対のトランジスタで構成される少
なくとも一段のドライブ段回路と、このドライブ段回路
によりドライブされる出力段回路とを有するコンプリメ
ンタリ増幅回路において、 前記ドライブ段回路の前記一対のトランジスタのエミッ
タにそれぞれ同一巻数の１次巻線と２次巻線が接続され
たトランスを備えて成ることを特徴とするコンプリメン
タリ増幅回路。 - 【請求項２】正負の一対のトランジスタで構成される少
なくとも一段のドライブ段回路と、このドライブ段回路
によりドライブされる出力段回路とを有するコンプリメ
ンタリ増幅回路において、 前記ドライブ段回路の前記一対のトランジスタのエミッ
タにそれぞれ同一巻数の１次巻線と２次巻線が接続され
た第１のトランスと、 前記出力段回路の前記一対のトランジスタのエミッタに
それぞれ同一巻数の１次巻線と２次巻線が接続された第
２のトランスと、 を備えて成ることを特徴とするコンプリメンタリ増幅回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19858191A JP3150721B2 (ja) | 1991-07-12 | 1991-07-12 | コンプリメンタリ増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19858191A JP3150721B2 (ja) | 1991-07-12 | 1991-07-12 | コンプリメンタリ増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0522048A true JPH0522048A (ja) | 1993-01-29 |
| JP3150721B2 JP3150721B2 (ja) | 2001-03-26 |
Family
ID=16393561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19858191A Expired - Lifetime JP3150721B2 (ja) | 1991-07-12 | 1991-07-12 | コンプリメンタリ増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3150721B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2405275A (en) * | 2003-08-22 | 2005-02-23 | Linn Prod Ltd | A discrete transistor boost amplifier for an audio driver IC, wherein the boost amplifier is automatically activated at high output levels |
| JP2006128915A (ja) * | 2004-10-27 | 2006-05-18 | Nf Corp | 電力増幅器 |
| US7123099B2 (en) * | 2003-09-18 | 2006-10-17 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Two-stage amplifier with series L-R coupling network |
-
1991
- 1991-07-12 JP JP19858191A patent/JP3150721B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2405275A (en) * | 2003-08-22 | 2005-02-23 | Linn Prod Ltd | A discrete transistor boost amplifier for an audio driver IC, wherein the boost amplifier is automatically activated at high output levels |
| GB2405275B (en) * | 2003-08-22 | 2006-05-10 | Linn Prod Ltd | Amplifiers |
| US7123099B2 (en) * | 2003-09-18 | 2006-10-17 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Two-stage amplifier with series L-R coupling network |
| JP2006128915A (ja) * | 2004-10-27 | 2006-05-18 | Nf Corp | 電力増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3150721B2 (ja) | 2001-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5602508A (en) | Grounded-base transistor amplifier | |
| JPH05121973A (ja) | 増幅器 | |
| CA1055576A (en) | Operational amplifier | |
| JP2559392B2 (ja) | ブリツジ増幅器 | |
| US4940949A (en) | High efficiency high isolation amplifier | |
| KR940001817B1 (ko) | 노이즈 감소회로에 사용되는 액티브 필터용 고역 가중치 회로 | |
| JP3150721B2 (ja) | コンプリメンタリ増幅回路 | |
| US3748588A (en) | Impedance-matched amplifiers | |
| US4057743A (en) | Current sensing circuit | |
| JP2520853B2 (ja) | 音声用増幅器 | |
| US5414309A (en) | Circuit for applying direct current to winding | |
| US4764735A (en) | Push-pull transformer feed-back amplifier | |
| US4057717A (en) | Transformer with active elements | |
| JP2509462Y2 (ja) | 増幅器 | |
| JPH08237049A (ja) | 増幅器回路 | |
| US4056783A (en) | Linear sound amplifier circuit | |
| JPH04208702A (ja) | 周波数変換回路 | |
| JPH0450644Y2 (ja) | ||
| JPH0352027Y2 (ja) | ||
| JP2800522B2 (ja) | 電流切換回路 | |
| JPH0317512Y2 (ja) | ||
| US4319143A (en) | Impedance converting circuit | |
| JPH0152927B2 (ja) | ||
| JPH0514070A (ja) | プツシユプル増幅器バイアス回路 | |
| JP2003243937A (ja) | ミキサ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100119 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 11 |