JPH0514070A - プツシユプル増幅器バイアス回路 - Google Patents

プツシユプル増幅器バイアス回路

Info

Publication number
JPH0514070A
JPH0514070A JP18932891A JP18932891A JPH0514070A JP H0514070 A JPH0514070 A JP H0514070A JP 18932891 A JP18932891 A JP 18932891A JP 18932891 A JP18932891 A JP 18932891A JP H0514070 A JPH0514070 A JP H0514070A
Authority
JP
Japan
Prior art keywords
coupled
bias
transistor
input side
bias resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18932891A
Other languages
English (en)
Other versions
JPH0773169B2 (ja
Inventor
Masamichi Fukui
正道 福井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DX Antenna Co Ltd
Original Assignee
DX Antenna Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DX Antenna Co Ltd filed Critical DX Antenna Co Ltd
Priority to JP18932891A priority Critical patent/JPH0773169B2/ja
Publication of JPH0514070A publication Critical patent/JPH0514070A/ja
Publication of JPH0773169B2 publication Critical patent/JPH0773169B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

(57)【要約】 【目的】 消費電流を減少させることを目的とする。 【構成】 出力トランス30の入力側巻線32、34の一端を
互いに交流的に接続し、入力側巻線32の一端を電源+V
に接続してある。トランジスタ42のコレクタを入力側巻
線32の他端に接続し、このトランジスタ42のコレクタと
ベースとの間にバイアス抵抗器46を接続し、第2及び第
3のバイアス抵抗器48、50の一端をそれぞれ入力側巻線
34の一端に接続し、これらの他端をトランジスタ42のベ
ースとエミッタに接続してある。トランジスタ44のコレ
クタを入力側巻線34の他端に接続し、このコレクタとベ
ースとの間にバイアス抵抗器60を接続し、バイアス抵抗
器62、64の一端を基準電位点にそれぞれ接続し、これら
の他端をトランジスタ44のベース及びエミッタに接続し
てある。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、プッシュプル増幅器に
バイアスを供給する回路に関する。
【0002】
【従来の技術】従来、上記のようなプッシュプル増幅器
バイアス回路としては、例えば図2に示すようなものが
知られている。このプッシュプル増幅器バイアス回路
は、トランジスタ2、4にそれぞれ電流帰還形のバイア
ス回路を設けたもので、トランジスタ2のベースは、直
流電源+Vと接地電位点との間に直列に結合されたバイ
アス抵抗器6、8の相互結合点に結合され、同じくエミ
ッタはバイアス抵抗器10を介して接地電位点に結合さ
れている。なお、このバイアス抵抗器10には、並列に
バイパスコンデンサ11が結合されている。また、コレ
クタは、出力トランス12の一次巻線14の一端に結合
され、この一次巻線14の中間タップが直流電源+Vに
結合されている。同様に、トランジスタ4のベースは、
直流電源+Vと接地電位点との間に直列に結合されたバ
イアス抵抗器16、18の相互結合点に結合され、同じ
くエミッタはバイアス抵抗器20を介して接地電位点に
結合されている。バイアス抵抗器20には並列にバイパ
スコンデンサ21が結合されている。また、コレクタ
は、出力トランス12の一次巻線14の他端に結合され
ている。
【0003】
【発明が解決しようとする課題】上記のようなプッシュ
プル増幅器バイアス回路では、各トランジスタ2、4に
並列に電流が流れるため、消費電流が大きいという問題
点がある。例えば、45mAずつトランジスタ2、4の
コレクタに電流が流れ、抵抗器6、16からトランジス
タ2、4のベース側に5mAずつ電流が流れるとする
と、直流電源+Vからは合計100mAもの電流が流れ
ることになる。
【0004】このように消費電流が大きいのを改善する
ために、例えば図3に示すような回路が提案されてい
る。これは、特開平2-186705号公報に示されているもの
で、出力トランス12aの一次巻線を14aと14bと
の2つに分解し、一次巻線14aの一端には直流電源+
Vを供給し、他端をトランジスタ2のコレクタに結合
し、一次巻線14bの一端を高周波阻止コイル22を介
してトランジスタ2のエミッタに結合されているバイア
ス抵抗器10に結合し、一次巻線14bの他端をトラン
ジスタ4のコレクタに結合している。なお、コンデンサ
24、26は一次巻線14a、14bを交流的に結合す
るためのものであり、コンデンサ28はバイパスコンデ
ンサである。
【0005】このプッシュプル増幅器バイアス回路で
は、一次巻線14bの一端を高周波阻止コイル22を介
してバイアス抵抗器10に結合し、一次巻線14bの他
端をトランジスタ4のコレクタに結合しているので、ト
ランジスタ2、4のコレクタ電流が直列に流れるので、
直流電源+Vから流れる電流は、図2の回路と各トラン
ジスタ2、4の特性、各バイアス抵抗器6、8、10、
16、18、20の値が同じとすると、約55mAと減
少する。しかし、このプッシュプル増幅器バイアス回路
では、抵抗器6、16からトランジスタ2、4のベース
側にそれぞれ5mAずつ電流が流れているので、まだ消
費電流を減少させるための余地がある。
【0006】
【課題を解決するための手段】本発明は、さらに消費電
流を減少させるために、次のように構成した出力トラン
ス、第1及び第2のトランジスタを備えている。出力ト
ランスは、第1及び第2の入力側巻線を有し、第1及び
第2の入力側巻線の一端が交流的に結合され、第1の入
力側巻線の一端が電源に結合されている。第1のトラン
ジスタは、その出力電極が第1の入力側巻線の他端に結
合され、この出力電極と制御電極との間に第1のバイア
ス抵抗器が結合され、一端がそれぞれ第2の入力側巻線
の一端に結合された第2及び第3のバイアス抵抗器の他
端が、制御電極及び共通電極に結合されている。第2の
トランジスタは、その出力電極が第2の入力側巻線の他
端に結合され、この出力電極と制御電極との間に第4の
バイアス抵抗器が結合され、基準電位点にそれぞれ一端
が結合された第5及び第6のバイアス抵抗器の他端が制
御電極及び共通電極に結合されている。
【0007】
【作用】本発明によるプッシュプル増幅器バイアス回路
では、第1の入力側巻線から第1のトランジスタの出力
電極、共通電極を流れた電流は、第2の入力側巻線から
第2のトランジスタの出力電極、共通電極を介して基準
電位点に流れる。また第1の入力側巻線から第1および
第2のバイアス抵抗器を介して流れた電流及び第1及び
第2のバイアス抵抗器の相互結合点から第1のトランジ
スタの制御電極、共通電極を介して第3のバイアス抵抗
器に流れた電流は、第2の入力側巻線から第4及び第5
のバイアス抵抗器を介して基準電位点に流れると共に、
これら第4及び第5のバイアス抵抗器の相互結合点から
第2のトランジスタの制御電極、共通電極、第6のバイ
アス抵抗器を介して基準電位点に流れる。
【0008】
【実施例】本発明の1実施例を図1に示す。この実施例
は、出力トランス30を有し、この出力トランス30
は、2つの一次巻線32、34を有している。これら一
次巻線32、34の一端は、それぞれコンデンサ36、
38を介して基準電位点に結合されている。即ち、一次
巻線32、34の一端は、互いに交流的に結合されてい
る。なお、コンデンサ36、38によって基準電位点に
結合する代わりに、一次巻線32、34の一端をコンデ
ンサ(図示せず)によって結合して、一次巻線32、3
4を交流的に結合してもよい。また、一次巻線32の一
端は直流電源+Vに結合されている。なお、出力トラン
ス30は二次巻線40も有しており、その一端は基準電
位点に結合され、他端は図示しないスピーカに結合され
る。
【0009】この実施例は、出力トランス30の他に、
トランジスタ42、44も有している。トランジスタ4
2の出力電極、例えばコレクタは、一次巻線32の他端
に結合され、このコレクタと制御電極、例えばベースと
の間には、バイアス抵抗器46が結合されている。ま
た、ベースには別のバイアス抵抗器48の一端が結合さ
れ、共通電極、例えばエミッタにも別のバイアス抵抗器
50の一端が結合され、これらバイアス抵抗器48、5
0の他端は相互に結合されている。この結合点52は高
周波阻止コイル54を介して出力トランス30のもう1
つの一次巻線34の一端に結合されている。結合点52
に結合されているコンデンサ56や、トランジスタ42
のエミッタに結合されているコンデンサ58は、バイパ
スコンデンサとして機能する。
【0010】トランジスタ44の出力電極、例えばコレ
クタは、もう1つの一次巻線34の他端に結合され、こ
のコレクタと制御電極、例えばベースとの間にはバイア
ス抵抗器60が結合されている。また、ベースと接地電
位点との間には、バイアス抵抗器62が結合されてい
る。さらに、このトランジスタ44の共通電極、例えば
エミッタと接地電位点との間には、別のバイアス抵抗器
64が結合されている。このバイアス抵抗器64に並列
にバイパスコンデンサ66も並列に結合されている。
【0011】このようにトランジスタ42に対しては、
出力トランス30の一次巻線32、バイアス抵抗器4
6、48、50によって電流帰還形のバイアスが与えら
れ、トランジスタ44に対しては、出力トランス30の
一次巻線34、バイアス抵抗器60、62、64によっ
て電流帰還形のバイアスが与えられている。なお、バイ
アス抵抗器48、62の値は等しく選択され、同じくバ
イアス抵抗器46、60の値も等しく選択されている。
【0012】トランジスタ42のベースは、コンデンサ
68を介して入力トランス70の二次巻線72の一端に
結合され、トランジスタ44のベースは、コンデンサ7
4を介して二次巻線72の他端に結合されている。ま
た、入力トランス70の一次巻線76の一端は基準電位
点に結合され、他端は図示しない信号源に結合されてい
る。
【0013】このように構成されたプッシュプル増幅器
バイアス回路では、直流電源+Vから出力トランス30
の一次巻線32、トランジスタ42のコレクタ・エミッ
タ、バイアス抵抗器50を流れた電流は、高周波阻止コ
イル54、出力トランス30の一次巻線34、トランジ
スタ44のコレクタ・エミッタ、バイアス抵抗器64を
介して接地電位点に流れる。同じく直流電源+Vから出
力トランス30の一次巻線32、バイアス抵抗器46、
48を流れると共に、これら抵抗器46、48の結合点
からトランジスタ42のベース・エミッタに流れた電流
は、高周波阻止コイル54、出力トランス30の一次巻
線34からバイアス抵抗器60、62に流れる共に、こ
れらバイアス抵抗器60、62の結合点からトランジス
タ44のベース・エミッタ、バイアス抵抗器64を介し
て接地電位点に流れる。
【0014】例えばトランジスタ42、44に図2及び
図3に示したトランジスタ2、4と同一の特性のものを
用い、バイアス抵抗器46、48、50、60、62、
64に、図2及び図3に示したバイアス抵抗器6、8、
10、16、18、20と同一の値のものを使用した場
合、トランジスタ42のコレクタ・エミッタ、バイアス
抵抗器50、高周波阻止コイル54、出力トランス30
の一次巻線34、トランジスタ44のコレクタ・エミッ
タ、バイアス抵抗器64を介して接地電位点に流れる電
流は、45mAとなり、バイアス抵抗器46、48を流
れると共に、これら抵抗器46、48の結合点からトラ
ンジスタ42のベース・エミッタに流れ、高周波阻止コ
イル54、出力トランス30の一次巻線34からバイア
ス抵抗器60、62に流れる共に、これらバイアス抵抗
器60、62の結合点からトランジスタ44のベース・
エミッタ、バイアス抵抗器64を介して接地電位点に流
れる電流は5mAであり、直流電源+Vの消費電流は、
合計50mAとなり、図3に示したものより5mAも少
なくなっている。また、バイアス抵抗器46、60の値
が等しく、同48、62の値が等しいので、トランジス
タ42、44のコレクタ・エミッタ間電圧VCEのばらつ
きは、ほとんどなくなり、バランスのよいプッシュプル
増幅器を実現することができる。
【0015】
【発明の効果】以上のように、本発明によるプッシュプ
ル増幅器バイアス回路では、第1のトランジスタの出力
電極から共通電極に流れた電流が第2のトランジスタの
出力電極から共通電極に流れ、かつ第1及び第2のバイ
アス抵抗器を流れると共に、これらの結合点から制御電
極、共通電極に流れた電流は、第4及び第5のバイアス
抵抗器を流れると共に、これらの結合点から制御電極、
共通電極に流れる。従って、トランジスタの出力電極・
共通電極を流れる電流の他に、第1及び第2のトランジ
スタのバイアス回路に流れる電流も直列に流れるので、
直流電源から流れる電流の値が小さくなる。
【図面の簡単な説明】
【図1】本発明によるプッシュプル増幅器バイアス回路
の1実施例の回路図である。
【図2】従来のプッシュプル増幅器バイアス回路の1例
の回路図である。
【図3】従来のプッシュプル増幅器バイアス回路の他の
例の回路図である。
【符号の説明】
30 出力トランス 32 第1の一次巻線 34 第2の一次巻線 40 二次巻線 42 第1のトランジスタ 44 第2のトランジスタ 46 第1のバイアス抵抗器 48 第2のバイアス抵抗器 50 第3のバイアス抵抗器 60 第4のバイアス抵抗器 62 第5のバイアス抵抗器 64 第6のバイアス抵抗器

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 第1及び第2の入力側巻線を有し、第1
    及び第2の入力側巻線の一端が互いに交流的に結合さ
    れ、第1の入力側巻線の一端が電源に結合されている出
    力トランスと、 出力電極が第1の入力側巻線の他端に結合され、この出
    力電極と制御電極との間に第1のバイアス抵抗器が結合
    され、一端がそれぞれ第2の入力側巻線の一端に結合さ
    れた第2及び第3のバイアス抵抗器の他端が上記制御電
    極および共通電極に結合された第1のトランジスタと、 第2の入力側巻線の他端に出力電極が結合され、この出
    力電極と制御電極との間に第4のバイアス抵抗器が結合
    され、基準電位点にそれぞれ一端が結合された第5及び
    第6のバイアス抵抗器の他端が上記制御電極及び共通電
    極に結合されている第2のトランジスタと、 を具備するプッシュプル増幅器バイアス回路。
JP18932891A 1991-07-02 1991-07-02 プッシュプル増幅器バイアス回路 Expired - Fee Related JPH0773169B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18932891A JPH0773169B2 (ja) 1991-07-02 1991-07-02 プッシュプル増幅器バイアス回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18932891A JPH0773169B2 (ja) 1991-07-02 1991-07-02 プッシュプル増幅器バイアス回路

Publications (2)

Publication Number Publication Date
JPH0514070A true JPH0514070A (ja) 1993-01-22
JPH0773169B2 JPH0773169B2 (ja) 1995-08-02

Family

ID=16239513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18932891A Expired - Fee Related JPH0773169B2 (ja) 1991-07-02 1991-07-02 プッシュプル増幅器バイアス回路

Country Status (1)

Country Link
JP (1) JPH0773169B2 (ja)

Also Published As

Publication number Publication date
JPH0773169B2 (ja) 1995-08-02

Similar Documents

Publication Publication Date Title
JP4698776B2 (ja) 低電圧二重平衡型ミキサー回路装置
KR0157677B1 (ko) 베이스 접지 트랜지스터 증폭기
JPH0834393B2 (ja) トランスコンダクタンス増幅器
US20030128558A1 (en) Active EMI filter with feed forward cancellation
US4940949A (en) High efficiency high isolation amplifier
US4057743A (en) Current sensing circuit
JPH0514070A (ja) プツシユプル増幅器バイアス回路
JP2936849B2 (ja) 広帯域ビデオ出力回路
JPH09260959A (ja) 音声用真空管増幅回路
JP3150721B2 (ja) コンプリメンタリ増幅回路
US3087015A (en) Transistorized audio power amplifier
US4764735A (en) Push-pull transformer feed-back amplifier
JP2520853B2 (ja) 音声用増幅器
JPH04578Y2 (ja)
US3417339A (en) Push-pull transistor amplifiers with transformer coupled driver
JPH11196581A (ja) 自励式プッシュプル電源回路
JPH11513233A (ja) 交流結合増幅器用無インダクタ電圧バイアス回路
JPH0352027Y2 (ja)
JPH0145766B2 (ja)
JPH02186705A (ja) プッシュプル増幅器バイアス回路
JPS6244574Y2 (ja)
JP3148469B2 (ja) フィルタ回路
JPS607548Y2 (ja) 電力増幅器
US4319143A (en) Impedance converting circuit
JP2538239Y2 (ja) 低周波増幅回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960123

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080802

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090802

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100802

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees