JPH0352027Y2 - - Google Patents
Info
- Publication number
- JPH0352027Y2 JPH0352027Y2 JP3210285U JP3210285U JPH0352027Y2 JP H0352027 Y2 JPH0352027 Y2 JP H0352027Y2 JP 3210285 U JP3210285 U JP 3210285U JP 3210285 U JP3210285 U JP 3210285U JP H0352027 Y2 JPH0352027 Y2 JP H0352027Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- coil
- capacitor
- transistors
- connect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 18
- 238000010586 diagram Methods 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Description
【考案の詳細な説明】
産業上の利用分野
本考案は同軸伝送方式に用いる低歪トランジス
タ負帰還増幅器に関する。
タ負帰還増幅器に関する。
従来の技術
第５図はこの種の回路の従来における回路例を
示し、第４図はそのオートトランス型ハイブリツ
ドトランスを示している。第４図及び第５図にお
けるRLは増幅器の負荷インピーダンスで、RBは
ハイブリツドトランスのバランス抵抗器である。
第４図のR〓は第５図のトランジスタQ1のコレク
タからハイブリツドトランスの端子Ｂ側をみたイ
ンピーダンスであり、第４図のR〓は第５図の帰
還回路βからハイブリツドトランスの端子Ｃ側を
みたインピーダンスである。
示し、第４図はそのオートトランス型ハイブリツ
ドトランスを示している。第４図及び第５図にお
けるRLは増幅器の負荷インピーダンスで、RBは
ハイブリツドトランスのバランス抵抗器である。
第４図のR〓は第５図のトランジスタQ1のコレク
タからハイブリツドトランスの端子Ｂ側をみたイ
ンピーダンスであり、第４図のR〓は第５図の帰
還回路βからハイブリツドトランスの端子Ｃ側を
みたインピーダンスである。
端子Ａ〜Ｂの巻数をn1、端子Ｂ〜Ｃの巻数をn2
とすると、トランジスタのコレクタ出力電力のう
ちn2／n1＋n2が負荷RLへ伝達されるが、残りの n1／n1＋n2は帰還回路βへ伝達され、帰還回路βで 損失を受けて増幅器の入力へフイードバツクさ
れ、帰還量だけ歪が改善される。ここで、R〓＝
n2／n1＋n2RLで、R〓＝n2／n1RLである。尚、バランス 抵抗RBの位置は端子Ｂ−Ｃ間又は端子Ａ−Ｃ間
でもよく、バランス抵抗RBが端子Ａ−Ｂ間の場
合には、RB＝n1／n1＋n2RL端子Ｂ−Ｃ間の場合はRB ＝n2／2／n1（n1＋n2）RL、端子Ａ−Ｃ間の場合はRB＝ n1＋n2／n1RLである。
とすると、トランジスタのコレクタ出力電力のう
ちn2／n1＋n2が負荷RLへ伝達されるが、残りの n1／n1＋n2は帰還回路βへ伝達され、帰還回路βで 損失を受けて増幅器の入力へフイードバツクさ
れ、帰還量だけ歪が改善される。ここで、R〓＝
n2／n1＋n2RLで、R〓＝n2／n1RLである。尚、バランス 抵抗RBの位置は端子Ｂ−Ｃ間又は端子Ａ−Ｃ間
でもよく、バランス抵抗RBが端子Ａ−Ｂ間の場
合には、RB＝n1／n1＋n2RL端子Ｂ−Ｃ間の場合はRB ＝n2／2／n1（n1＋n2）RL、端子Ａ−Ｃ間の場合はRB＝ n1＋n2／n1RLである。
考案が解決しようとする問題点
従来の回路ではトランジスタのコレクタの負荷
抵抗R〓は、前記の様に、R〓＝n2／n1＋n2RLであり、 必ず負荷インピーダンスRLより小さい。同軸伝
送方式においては一般に負荷インピーダンスRL
は75Ωであり、トランジスタの負荷抵抗R〓は75Ω
より小となる。この為に、トランジスタは歪特性
上不利な条件下で使用する事となり、負帰還にて
改善されるものの、歪特性は良くない。又過負荷
特性上もコレクタに大きな電流を流さない限り、
最適負荷抵抗より低い為に不利な条件となる。
抵抗R〓は、前記の様に、R〓＝n2／n1＋n2RLであり、 必ず負荷インピーダンスRLより小さい。同軸伝
送方式においては一般に負荷インピーダンスRL
は75Ωであり、トランジスタの負荷抵抗R〓は75Ω
より小となる。この為に、トランジスタは歪特性
上不利な条件下で使用する事となり、負帰還にて
改善されるものの、歪特性は良くない。又過負荷
特性上もコレクタに大きな電流を流さない限り、
最適負荷抵抗より低い為に不利な条件となる。
本考案は従来の技術に内在する上記問題点を解
消する為になされたものであり、従つて本考案の
目的は、トランジスタを歪特性上有利な条件下で
使用し、更に帰還量を増加させて歪を改善し、あ
わせて過負荷特性の改善をも給電電流を増加させ
る事無く実現できる高性能な増幅器を提供する事
にある。
消する為になされたものであり、従つて本考案の
目的は、トランジスタを歪特性上有利な条件下で
使用し、更に帰還量を増加させて歪を改善し、あ
わせて過負荷特性の改善をも給電電流を増加させ
る事無く実現できる高性能な増幅器を提供する事
にある。
問題点を解決するための手段
上記目的を達成する為に、本考案に係るオート
トランスによるハイブリツド負帰還増幅器出力回
路は、出力段トランジスタの出力をオートトラン
ス型ハイブリツドトランスの中間タツプに接続す
るハイブリツド負帰還増幅器の出力回路におい
て、２個のNPN型トランジスタ又はPNP型トラ
ンジスタを有し、第１のトランジスタのエミツタ
と第２のトランジスタのコレクタを第１のコイル
を介して接続し、上記第１及び第２のトランジス
タのコレクタに各々第１及び第２のコンデンサを
接続し、上記第１と第２のコンデンサのコレクタ
側でない端子を接続し、上記第１のコンデンサと
第２のコンデンサを接続した端子をハイプリツド
トランスの中間タツプに接続し、前記第１のコイ
ルの端子のうち、第１のトランジスタ側からアー
スへ第３のコンデンサを接続し、第１のトランジ
スタのベースと第２のトランジスタのベースをコ
ンデンサにより結合し、第１及び第２のトランジ
スタがNPN型の場合には、第１のトランジスタ
のコレクタをコイルを介して電源のプラス側へ接
続し、第２のトランジスタのエミツタを上記電源
のマイナス側に接続し、第１及び第２のトランジ
スタがPNP型の場合には、第１のトランジスタ
のコレクタをコイルを介して上記電源のマイナス
側へ接続し、第２のトランジスタのエミツタを上
記電源のプラス側へ接続して構成される。
トランスによるハイブリツド負帰還増幅器出力回
路は、出力段トランジスタの出力をオートトラン
ス型ハイブリツドトランスの中間タツプに接続す
るハイブリツド負帰還増幅器の出力回路におい
て、２個のNPN型トランジスタ又はPNP型トラ
ンジスタを有し、第１のトランジスタのエミツタ
と第２のトランジスタのコレクタを第１のコイル
を介して接続し、上記第１及び第２のトランジス
タのコレクタに各々第１及び第２のコンデンサを
接続し、上記第１と第２のコンデンサのコレクタ
側でない端子を接続し、上記第１のコンデンサと
第２のコンデンサを接続した端子をハイプリツド
トランスの中間タツプに接続し、前記第１のコイ
ルの端子のうち、第１のトランジスタ側からアー
スへ第３のコンデンサを接続し、第１のトランジ
スタのベースと第２のトランジスタのベースをコ
ンデンサにより結合し、第１及び第２のトランジ
スタがNPN型の場合には、第１のトランジスタ
のコレクタをコイルを介して電源のプラス側へ接
続し、第２のトランジスタのエミツタを上記電源
のマイナス側に接続し、第１及び第２のトランジ
スタがPNP型の場合には、第１のトランジスタ
のコレクタをコイルを介して上記電源のマイナス
側へ接続し、第２のトランジスタのエミツタを上
記電源のプラス側へ接続して構成される。
考案の原理と作用
まず第３図を参照して本考案の原理について説
明する。第３図は本考案の交流的特性について説
明する為の図である。出力トランジスタを２個並
列接続すると、各トランジスタは定電流源として
動作するので、負荷の電圧降下は、出力トランジ
スタが１個の場合の負荷の電圧降下の２倍となり
各トランジスタのコレクタから見た負荷抵抗は２
倍となる。すなわち、この場合の各トランジスタ
の負荷抵抗は２×n2／n1＋n2RLとなり、これにより トランジスタの歪特性が改善され、又過負荷特性
も改善される。
明する。第３図は本考案の交流的特性について説
明する為の図である。出力トランジスタを２個並
列接続すると、各トランジスタは定電流源として
動作するので、負荷の電圧降下は、出力トランジ
スタが１個の場合の負荷の電圧降下の２倍となり
各トランジスタのコレクタから見た負荷抵抗は２
倍となる。すなわち、この場合の各トランジスタ
の負荷抵抗は２×n2／n1＋n2RLとなり、これにより トランジスタの歪特性が改善され、又過負荷特性
も改善される。
又、並設接続されている各トランジスタの入力
信号電力は単一のトランジスタの場合に比べて1/
２となる為に、２次歪は約3dB、３次歪は約6dB
改善される。又過負荷特性は約3dB改善される。
更に、並列接続により利得が約3dB増加する為
に、帰還量が約3dB増加し、２次歪、３次歪とも
約3dB改善される。
信号電力は単一のトランジスタの場合に比べて1/
２となる為に、２次歪は約3dB、３次歪は約6dB
改善される。又過負荷特性は約3dB改善される。
更に、並列接続により利得が約3dB増加する為
に、帰還量が約3dB増加し、２次歪、３次歪とも
約3dB改善される。
尚、バランス抵抗RBの位置は、従来と同様に、
端子Ｂ−Ｃ間、又は端子Ａ−Ｃ間でも良い。
端子Ｂ−Ｃ間、又は端子Ａ−Ｃ間でも良い。
実施例
次に本考案をその好ましい各実施例について図
面を参照しながら具体的に説明する。
面を参照しながら具体的に説明する。
第１図は本考案の第１の実施例を示す回路構成
図である。
図である。
前記した第３図の回路では、第５図の回路、す
なわち、従来の回路に対し２倍の給電電流を必要
とする。そこで、第１図に示す如く、２個のトラ
ンジスタの一方のトランジスタQ5のコレクタ端
子と他方のトランジスタQ4のエミツタ端子をコ
イルL4を介して縦続接続し、直流的に２個のト
ランジスタQ4，Q5を直列給電する様に構成し、
トランジスタQ4，Q5は交流的に並列接続されて
いる。即ち、第１図において、参照符号Q4，Q5
はNPN型トランジスタを示し、第１のトランジ
スタQ4のエミツタと第２のトランジスタQ5のコ
レクタはコイルL4、抵抗R4を介して接続されて
いる。トランジスタQ4，Q5の各コレクタにはそ
れぞれコンデンサC3，C4が接続され、コンデン
サC3，C4の他端、即ち、コレクタ側でない端子
は互いに接続され、その接続端はハイブリツドト
ランスＴの中間エミツタＢに接続されている。抵
抗R4とコイルL4の接続点とアース間にコンデン
サC5が接続されている。トランジスタQ4のベー
スとトランジスタQ5のベースはコンデンサC7に
より結合され、トランジスタQ4のコレクタはコ
イルL3を介して電源のプラス側＋Vcに接続され
ると共に、トランジスタQ5のエミツタは上記電
源のマイナス側に接続されている。ハイブリツド
トランスＴの端子Ａと中間タツプＢとの間にはバ
ランス抵抗RBが接続され、端子Ａとアース間に
は負荷インピーダンスRLが接続されている。ハ
イブリツドトランスＴの端子Ｃには帰還回路Ｂが
接続されている。
なわち、従来の回路に対し２倍の給電電流を必要
とする。そこで、第１図に示す如く、２個のトラ
ンジスタの一方のトランジスタQ5のコレクタ端
子と他方のトランジスタQ4のエミツタ端子をコ
イルL4を介して縦続接続し、直流的に２個のト
ランジスタQ4，Q5を直列給電する様に構成し、
トランジスタQ4，Q5は交流的に並列接続されて
いる。即ち、第１図において、参照符号Q4，Q5
はNPN型トランジスタを示し、第１のトランジ
スタQ4のエミツタと第２のトランジスタQ5のコ
レクタはコイルL4、抵抗R4を介して接続されて
いる。トランジスタQ4，Q5の各コレクタにはそ
れぞれコンデンサC3，C4が接続され、コンデン
サC3，C4の他端、即ち、コレクタ側でない端子
は互いに接続され、その接続端はハイブリツドト
ランスＴの中間エミツタＢに接続されている。抵
抗R4とコイルL4の接続点とアース間にコンデン
サC5が接続されている。トランジスタQ4のベー
スとトランジスタQ5のベースはコンデンサC7に
より結合され、トランジスタQ4のコレクタはコ
イルL3を介して電源のプラス側＋Vcに接続され
ると共に、トランジスタQ5のエミツタは上記電
源のマイナス側に接続されている。ハイブリツド
トランスＴの端子Ａと中間タツプＢとの間にはバ
ランス抵抗RBが接続され、端子Ａとアース間に
は負荷インピーダンスRLが接続されている。ハ
イブリツドトランスＴの端子Ｃには帰還回路Ｂが
接続されている。
第２図は本考案の第２の実施例を示す回路構成
図である。本第２の実施例は第１及び第２のトラ
ンジスタQ4，Q5としてPNP型トランジスタを使
用した場合のものであり、その回路接続は機能的
には第１図に示した前記第１の実施例と同様であ
る。
図である。本第２の実施例は第１及び第２のトラ
ンジスタQ4，Q5としてPNP型トランジスタを使
用した場合のものであり、その回路接続は機能的
には第１図に示した前記第１の実施例と同様であ
る。
考案の効果
以上説明したように、本考案に係るオートトラ
ンスによるハイブリツド負帰還増幅器出力回路
は、従来におけるこの種の出力回路の致命的欠点
であつた歪特性及び過負荷特性を給電電流を増加
する事無く改善している。
ンスによるハイブリツド負帰還増幅器出力回路
は、従来におけるこの種の出力回路の致命的欠点
であつた歪特性及び過負荷特性を給電電流を増加
する事無く改善している。
第１図は本考案に係るオートトランスによるハ
イブリツド負帰還増幅器出力回路の第１の実施例
を示す回路構成図、第２図は本考案の第２の実施
例を示す回路構成図、第３図は本考案の交流的特
性について説明する為の図、第４図はオートトラ
ンス型ハイブリツドトランスを示す図、第５図は
従来のオートトランスによるハイブリツド負帰還
増幅器の出力回路を示す回路図である。 Ｔ……オートトランス型ハイブリツドトラン
ス、Q1〜Q5……出力段トランジスタ、L1〜L4…
…チヨークコイル、RL……増幅器負荷抵抗、RB
……ハイブリツドトランスのバランス抵抗、R〓
……ハイブリツドトランスの帰還回路側抵抗、
R〓……ハイブリツドトランスのトランジスタ出
力側抵抗、R1〜R5……バイアス抵抗、C1〜C5…
…直流阻止用コンデンサ、β……帰還回路、Ａ，
Ｂ，Ｃ……ハイブリツドトランスの端子、＋Vc…
…給電電圧。
イブリツド負帰還増幅器出力回路の第１の実施例
を示す回路構成図、第２図は本考案の第２の実施
例を示す回路構成図、第３図は本考案の交流的特
性について説明する為の図、第４図はオートトラ
ンス型ハイブリツドトランスを示す図、第５図は
従来のオートトランスによるハイブリツド負帰還
増幅器の出力回路を示す回路図である。 Ｔ……オートトランス型ハイブリツドトラン
ス、Q1〜Q5……出力段トランジスタ、L1〜L4…
…チヨークコイル、RL……増幅器負荷抵抗、RB
……ハイブリツドトランスのバランス抵抗、R〓
……ハイブリツドトランスの帰還回路側抵抗、
R〓……ハイブリツドトランスのトランジスタ出
力側抵抗、R1〜R5……バイアス抵抗、C1〜C5…
…直流阻止用コンデンサ、β……帰還回路、Ａ，
Ｂ，Ｃ……ハイブリツドトランスの端子、＋Vc…
…給電電圧。
Claims (1)
- 出力段トランジスタの出力をオートトランス型
ハイブリツドトランスの中間タツプに接続するハ
イブリツド負帰還増幅器の出力回路において、２
個のNPN型トランジスタ又はPNP型トランジス
タを有し、第１のトランジスタのエミツタと第２
のトランジスタのコレクタを第１のコイルを介し
て接続し、上記第１及び第２のトランジスタのコ
レクタに各々第１及び第２のコンデンサを接続
し、上記第１と第２のコンデンサのコレクタ側で
ない端子を接続し、上記第１のコンデンサと第２
のコンデンサを接続した端子をハイプリツドトラ
ンスの中間タツプに接続し、上記第１のコイルの
端子のうち上記第１のトランジスタ側からアース
へ第３のコンデンサを接続し、上記第１のトラン
ジスタのベースと第２のトランジスタのベースを
コンデンサにより結合し、上記第１及び第２のト
ランジスタがNPN型の場合には第１のトランジ
スタのコレクタをコイルを介して電源のプラス側
へ接続し、第２のトランジスタのエミツタを上記
電源のマイナス側に接続し、上記第１及び第２の
トランジスタがPNP型の場合には、第１のトラ
ンジスタのコレクタをコイルを介して上記電源の
マイナス側へ接続し、第２のトランジスタのエミ
ツタを上記電源のプラス側へ接続した事を特徴と
するオートトランスによるハイブリツド負帰還増
幅器の出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3210285U JPH0352027Y2 (ja) | 1985-03-05 | 1985-03-05 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3210285U JPH0352027Y2 (ja) | 1985-03-05 | 1985-03-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61149417U JPS61149417U (ja) | 1986-09-16 |
| JPH0352027Y2 true JPH0352027Y2 (ja) | 1991-11-11 |
Family
ID=30533305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3210285U Expired JPH0352027Y2 (ja) | 1985-03-05 | 1985-03-05 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0352027Y2 (ja) |
-
1985
- 1985-03-05 JP JP3210285U patent/JPH0352027Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61149417U (ja) | 1986-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6214815U (ja) | ||
| US4057743A (en) | Current sensing circuit | |
| JPH0352027Y2 (ja) | ||
| JP3111460B2 (ja) | 電圧／絶対値電流コンバータ回路 | |
| JPH03123208A (ja) | 差動電流増幅回路 | |
| JPS645370Y2 (ja) | ||
| JPS5827411A (ja) | 差動増幅器回路 | |
| JPH0145766B2 (ja) | ||
| JPS62224103A (ja) | 電力増幅器 | |
| JPS584327Y2 (ja) | 増幅回路 | |
| JPS61157015A (ja) | 可変利得増幅器 | |
| JPS59813Y2 (ja) | 増幅回路 | |
| JPH0216112B2 (ja) | ||
| JPS6233406Y2 (ja) | ||
| JPS645367Y2 (ja) | ||
| JPS606330U (ja) | 差動増幅器 | |
| JPS6259926B2 (ja) | ||
| JPS61164310A (ja) | 増幅回路 | |
| JPH0379906B2 (ja) | ||
| JPH032985Y2 (ja) | ||
| JPS6336747Y2 (ja) | ||
| JPS6241447Y2 (ja) | ||
| JPH0533080Y2 (ja) | ||
| JPH04139908A (ja) | プツシユプル増幅器のバイアス回路 | |
| JPH07221597A (ja) | 相互コンダクタンス浮動抵抗回路 |