JPH07221597A - 相互コンダクタンス浮動抵抗回路 - Google Patents
相互コンダクタンス浮動抵抗回路Info
- Publication number
- JPH07221597A JPH07221597A JP7031631A JP3163195A JPH07221597A JP H07221597 A JPH07221597 A JP H07221597A JP 7031631 A JP7031631 A JP 7031631A JP 3163195 A JP3163195 A JP 3163195A JP H07221597 A JPH07221597 A JP H07221597A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transconductance
- input
- amplifier
- floating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/46—One-port networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 バッファ工程における電力オフセットを抑え
る相互コンダクタンス浮動抵抗回路を提供する。 【構成】 相互コンダクタンス回路４０は、単一差動相
互コンダクタンス工程を用いて相互コンダクタンス増幅
器４１の両出力２９、３０をそれに対応する両入力２
３、２４にフィードバックする。その結果、端子１５が
相互コンダクタンス増幅器４１の２つの入力接続から繋
がれる２方向性の浮動抵抗器が得られる。増幅器４１の
１出力が、それに対応する増幅器の入力に戻る代わりに
接地基準１７に帰り、その増幅器４１の入力によって回
路の入力が特別に形成される変更相互コンダクタンス回
路５０により、未変更回路の浮動抵抗器における高入力
インピーダンス・バッファと同等の回路が得られる。こ
の変更回路５０は、ジャイレータ・フィルタ回路におけ
る前端工程として特に有益である。
る相互コンダクタンス浮動抵抗回路を提供する。 【構成】 相互コンダクタンス回路４０は、単一差動相
互コンダクタンス工程を用いて相互コンダクタンス増幅
器４１の両出力２９、３０をそれに対応する両入力２
３、２４にフィードバックする。その結果、端子１５が
相互コンダクタンス増幅器４１の２つの入力接続から繋
がれる２方向性の浮動抵抗器が得られる。増幅器４１の
１出力が、それに対応する増幅器の入力に戻る代わりに
接地基準１７に帰り、その増幅器４１の入力によって回
路の入力が特別に形成される変更相互コンダクタンス回
路５０により、未変更回路の浮動抵抗器における高入力
インピーダンス・バッファと同等の回路が得られる。こ
の変更回路５０は、ジャイレータ・フィルタ回路におけ
る前端工程として特に有益である。
Description
【０００１】
【産業上の利用分野】本発明は、相互コンダクタンス浮
動抵抗回路に関し、特にジャイレータ・フィルタにおけ
る使用（但し、専用使用ではない）のための相互コンダ
クタンス浮動抵抗回路に関する。
動抵抗回路に関し、特にジャイレータ・フィルタにおけ
る使用（但し、専用使用ではない）のための相互コンダ
クタンス浮動抵抗回路に関する。
【０００２】
【従来の技術】一般にＬＣフィルタは、相互コンダクタ
ンス増幅器の使用によってフィルタの誘導素子がコンデ
ンサから旋回するジャイレータ回路として実現されてい
る。このようなフィルタ配列では、フィルタ回路の特性
インピーダンスによって入力と出力の両方において終了
することが必要で、ジャイレータ回路の場合は適合する
相互コンダクタンス工程からなる浮動抵抗器によりこれ
が実現される。図４は典型的な相互コンダクタンス浮動
抵抗回路１０を示す。ここでは２つの相互コンダクタン
ス増幅器１２および１３は入力・出力端子１４および１
５間を疑似するよう配列され、その際抵抗器は使用する
増幅器の相互コンダクタンスに関係した値を有する。こ
の抵抗器は、抵抗器１６として図の右側に表示してあ
る。相互コンダクタンス増幅器１２、１３は一般に図５
で示す回路として実現されており、ここでは複合器２
１、２２を有する差動増幅器は、それぞれＰＮＰとＮＰ
Ｎ電源２５、２６および２７、２８から電力の供給を受
け、差動増幅器の差動出力２９、３０は差動増幅器の複
合器２１、２２の共通コレクタから接続され、差動入力
２３、２４は平行接続された複合器２１、２２のベース
に接続される。
ンス増幅器の使用によってフィルタの誘導素子がコンデ
ンサから旋回するジャイレータ回路として実現されてい
る。このようなフィルタ配列では、フィルタ回路の特性
インピーダンスによって入力と出力の両方において終了
することが必要で、ジャイレータ回路の場合は適合する
相互コンダクタンス工程からなる浮動抵抗器によりこれ
が実現される。図４は典型的な相互コンダクタンス浮動
抵抗回路１０を示す。ここでは２つの相互コンダクタン
ス増幅器１２および１３は入力・出力端子１４および１
５間を疑似するよう配列され、その際抵抗器は使用する
増幅器の相互コンダクタンスに関係した値を有する。こ
の抵抗器は、抵抗器１６として図の右側に表示してあ
る。相互コンダクタンス増幅器１２、１３は一般に図５
で示す回路として実現されており、ここでは複合器２
１、２２を有する差動増幅器は、それぞれＰＮＰとＮＰ
Ｎ電源２５、２６および２７、２８から電力の供給を受
け、差動増幅器の差動出力２９、３０は差動増幅器の複
合器２１、２２の共通コレクタから接続され、差動入力
２３、２４は平行接続された複合器２１、２２のベース
に接続される。
【０００３】図４に戻って注意すべき点は、ここでは入
力・出力両方が適用される共通基準電位１７が表示され
てはいるが、この配列構成による抵抗器自体が直接この
電位に適用されるのではなく、「浮動」として知られて
いるものである。しかし、共通基準電位１７は負入力１
８、１９に対して正確なバイアスを行うために、まだ相
互コンダクタンス増幅器１２、１３において使用されて
いる。
力・出力両方が適用される共通基準電位１７が表示され
てはいるが、この配列構成による抵抗器自体が直接この
電位に適用されるのではなく、「浮動」として知られて
いるものである。しかし、共通基準電位１７は負入力１
８、１９に対して正確なバイアスを行うために、まだ相
互コンダクタンス増幅器１２、１３において使用されて
いる。
【０００４】
【発明が解決しようとする課題】既知のフィルタ配列で
は、図４の浮動抵抗器が前工程からの入力信号Ｖｉｎを
負荷しすぎないよう、図４の回路は主ジャイレータ回路
の前にインピーダンス整合に使用されるが、この場合、
バッファは高入力インピーダンスをもった抵抗器の上流
に付加される。しかし、バッファは浮動入力抵抗の必要
インピーダンスを維持するために低出力インピーダンス
も提示しなければならない。このため、バッファはジャ
イレータ回路全体の電力消費を増加させながら高電流レ
ベルで運転する必要がある。また、ほんの小さなオフセ
ットでさえ次のジャイレータ工程でのダイナミックレン
ジを減少させる原因となり得るため、バッファ工程にお
ける電力オフセットは最小限に抑えるよう注意しなけれ
ばならない。
は、図４の浮動抵抗器が前工程からの入力信号Ｖｉｎを
負荷しすぎないよう、図４の回路は主ジャイレータ回路
の前にインピーダンス整合に使用されるが、この場合、
バッファは高入力インピーダンスをもった抵抗器の上流
に付加される。しかし、バッファは浮動入力抵抗の必要
インピーダンスを維持するために低出力インピーダンス
も提示しなければならない。このため、バッファはジャ
イレータ回路全体の電力消費を増加させながら高電流レ
ベルで運転する必要がある。また、ほんの小さなオフセ
ットでさえ次のジャイレータ工程でのダイナミックレン
ジを減少させる原因となり得るため、バッファ工程にお
ける電力オフセットは最小限に抑えるよう注意しなけれ
ばならない。
【０００５】本発明の目的は、既知の浮動抵抗器ジャイ
レータ入力配置の上記欠点を軽減することにある。
レータ入力配置の上記欠点を軽減することにある。
【０００６】
【課題を解決するための手段】本発明の一つの態様によ
れば、第１および第２の入力、及びそれに対応する第１
および第２の出力を有する差動相互コンダクタンス増幅
器を有し、前記第１および第２の出力がそれぞれ前記第
１および第２の入力に接続され、浮動抵抗回路の入力お
よび出力がそれぞれ相互コンダクタンス増幅器の第１お
よび第２の入力から繋がれている相互コンダクタンス浮
動抵抗回路が提供される。
れば、第１および第２の入力、及びそれに対応する第１
および第２の出力を有する差動相互コンダクタンス増幅
器を有し、前記第１および第２の出力がそれぞれ前記第
１および第２の入力に接続され、浮動抵抗回路の入力お
よび出力がそれぞれ相互コンダクタンス増幅器の第１お
よび第２の入力から繋がれている相互コンダクタンス浮
動抵抗回路が提供される。
【０００７】この配列により単工程の浮動抵抗器を提供
することができ、それによりハードウェアが節約でき、
更に相互コンダクタンス増幅器中のアクティブトランジ
スタ（図５のトランジスタ３１〜３４）がそれぞれ短絡
されたベースとコレクタを有するため、回路は無条件で
安定し、またはっきりとしたバイアス状態をもつことが
できる。こうしてこれらのトランジスタはダイオードと
して効果的に接続され、信号利得を発生させることはな
い。小さな入力信号においては、この回路は複合差動器
２１、２２の全有効内部エミッタ抵抗（ｒｓ）による抵
抗値をもつ浮動抵抗器と同じになる。
することができ、それによりハードウェアが節約でき、
更に相互コンダクタンス増幅器中のアクティブトランジ
スタ（図５のトランジスタ３１〜３４）がそれぞれ短絡
されたベースとコレクタを有するため、回路は無条件で
安定し、またはっきりとしたバイアス状態をもつことが
できる。こうしてこれらのトランジスタはダイオードと
して効果的に接続され、信号利得を発生させることはな
い。小さな入力信号においては、この回路は複合差動器
２１、２２の全有効内部エミッタ抵抗（ｒｓ）による抵
抗値をもつ浮動抵抗器と同じになる。
【０００８】相互コンダクタンス増幅器の第１出力を相
互コンダクタンス増幅器の第１入力に繋ぐ代わりに基準
電位に接続するにあたって、浮動抵抗回路は一部変更す
ることができ、その際、基準電位は浮動抵抗回路の入力
と出力に対しては共通な基準レベルを提供する。
互コンダクタンス増幅器の第１入力に繋ぐ代わりに基準
電位に接続するにあたって、浮動抵抗回路は一部変更す
ることができ、その際、基準電位は浮動抵抗回路の入力
と出力に対しては共通な基準レベルを提供する。
【０００９】この変更の結果、増幅器は電流を増幅器の
第１入力端子にフィードバックさせないことで高入力イ
ンピーダンスをもつことができるが、同時に出力インピ
ーダンス、すなわち次のフィルタ工程からみたときの浮
動抵抗は影響を受けないままとなる。この配置は、バッ
ファ工程に先行される浮動抵抗器工程と同等である。そ
して、回路はダイオードをもつエミッタフォロワと同じ
になるため安定し続ける。こうして、回路は一方向性特
質をもつことでジャイレータ・フィルタの入力工程にお
いて最適なものとなる。
第１入力端子にフィードバックさせないことで高入力イ
ンピーダンスをもつことができるが、同時に出力インピ
ーダンス、すなわち次のフィルタ工程からみたときの浮
動抵抗は影響を受けないままとなる。この配置は、バッ
ファ工程に先行される浮動抵抗器工程と同等である。そ
して、回路はダイオードをもつエミッタフォロワと同じ
になるため安定し続ける。こうして、回路は一方向性特
質をもつことでジャイレータ・フィルタの入力工程にお
いて最適なものとなる。
【００１０】上記の発明に従って浮動抵抗器を変更する
ことで得られる利点として更に挙げられるのは、変更し
た抵抗回路がジャイレータ回路の入力工程に使用された
場合、抵抗回路の差動入力（図５の端子２３、２４）に
は帯域内信号周波数に対して入力信号電圧の半分しかか
からないことである。図４に示す既知の抵抗回路がこの
ように使用された場合は、抵抗回路にはその差動入力端
子に対して全入力信号電圧がかかることになる。従って
本発明のバッファ／抵抗器配置だと、既知の配置の信号
処理能力の２倍を提示することができる。帯域外の信号
処理については変わらないが、この場合、既知の配置と
本発明による配置の両方において全入力信号は増幅器の
入力端子に出現する。
ことで得られる利点として更に挙げられるのは、変更し
た抵抗回路がジャイレータ回路の入力工程に使用された
場合、抵抗回路の差動入力（図５の端子２３、２４）に
は帯域内信号周波数に対して入力信号電圧の半分しかか
からないことである。図４に示す既知の抵抗回路がこの
ように使用された場合は、抵抗回路にはその差動入力端
子に対して全入力信号電圧がかかることになる。従って
本発明のバッファ／抵抗器配置だと、既知の配置の信号
処理能力の２倍を提示することができる。帯域外の信号
処理については変わらないが、この場合、既知の配置と
本発明による配置の両方において全入力信号は増幅器の
入力端子に出現する。
【００１１】本発明の第２の態様によれば、前端に上記
の相互コンダクタンス浮動抵抗回路を有するジャイレー
タ・フィルタ回路が提供される。
の相互コンダクタンス浮動抵抗回路を有するジャイレー
タ・フィルタ回路が提供される。
【００１２】
【実施例】図面を参照しながら、本発明を実施例に基づ
き説明する。
き説明する。
【００１３】図１には、図５に図示する差動増幅器の構
成をもつ相互コンダクタンス増幅器４１を有する、本発
明による相互コンダクタンス浮動抵抗回路４０が示され
ている。２つの図で対応する要素は同じ参照符号を付し
てある。
成をもつ相互コンダクタンス増幅器４１を有する、本発
明による相互コンダクタンス浮動抵抗回路４０が示され
ている。２つの図で対応する要素は同じ参照符号を付し
てある。
【００１４】「＋」で記された差動対２１、２２の一方
の出力２９（図４参照）は、同側の入力２３に帰還され
る。同様に、差動対２１、２２の他方の出力３０は、そ
れと対応する入力２４に繋がれる。このような構成の配
置は基準電位に直接言及されない浮動配置で、回路は２
方向性となる。つまり、回路上の端子１４、１５はどち
らも入力として利用できるのである。その結果としてあ
るのが、端子１４、１５間の浮動回路要素で、差動増幅
器工程の相互コンダクタンスと関係した値を示す端子間
の抵抗器と同等である。その抵抗は、相互コンダクタン
スを変動させることにより、はっきり変化させることが
できる。
の出力２９（図４参照）は、同側の入力２３に帰還され
る。同様に、差動対２１、２２の他方の出力３０は、そ
れと対応する入力２４に繋がれる。このような構成の配
置は基準電位に直接言及されない浮動配置で、回路は２
方向性となる。つまり、回路上の端子１４、１５はどち
らも入力として利用できるのである。その結果としてあ
るのが、端子１４、１５間の浮動回路要素で、差動増幅
器工程の相互コンダクタンスと関係した値を示す端子間
の抵抗器と同等である。その抵抗は、相互コンダクタン
スを変動させることにより、はっきり変化させることが
できる。
【００１５】回路の動作方法を説明するにあたり、まず
差動増幅器トランジスタ３１〜３４の基準電流は発生し
ているコレクタ電流と比べて非常に小さいと想定する。
これはつまり、トランジスタが高電流利得βをもつとい
うことである。ここで相互コンダクタンス増幅器４１の
端子２３と２４の間に信号電圧Ｖiが存在すると仮定す
ると、電流はｇmＶiで増幅器の両出力２９、３０におい
て生じることになり、このｇmは複合差動増幅器４１の
全有効相互コンダクタンスである。（表示電流の検出を
矢印で示す。）増幅器はプッシュプルであるため、出力
２９、３０における電流の検出は逆で、適切なトランジ
スタマッチングにより等しくなると考えられる。ここで
電線２３、２４を通って増幅器４１に入る入力電流は無
視できる程度のものと想定されるため、回路の入力端子
１４における電流は、増幅器の出力端子３０を流れる電
流と同じになり、同様に、回路の出力端子１５における
電流も、増幅器の出力端子２９を流れる電流、すなわち
ｇmＶiと同じになる。同じ回路条件により、インピーダ
ンスを通して出力端子１５に接続される入力端子１４が
得られ、その際インピーダンスはｇmＶiに等しい電流を
通すことになる。しかし、Ｖi＝Ｖ1−Ｖ2であるため、
インピーダンス値は１／ｇmでなければならない。ま
た、このインピーダンス条件には周波数の依存関係が存
在しないため、インピーダンスは完全な抵抗を示さなけ
ればならない。
差動増幅器トランジスタ３１〜３４の基準電流は発生し
ているコレクタ電流と比べて非常に小さいと想定する。
これはつまり、トランジスタが高電流利得βをもつとい
うことである。ここで相互コンダクタンス増幅器４１の
端子２３と２４の間に信号電圧Ｖiが存在すると仮定す
ると、電流はｇmＶiで増幅器の両出力２９、３０におい
て生じることになり、このｇmは複合差動増幅器４１の
全有効相互コンダクタンスである。（表示電流の検出を
矢印で示す。）増幅器はプッシュプルであるため、出力
２９、３０における電流の検出は逆で、適切なトランジ
スタマッチングにより等しくなると考えられる。ここで
電線２３、２４を通って増幅器４１に入る入力電流は無
視できる程度のものと想定されるため、回路の入力端子
１４における電流は、増幅器の出力端子３０を流れる電
流と同じになり、同様に、回路の出力端子１５における
電流も、増幅器の出力端子２９を流れる電流、すなわち
ｇmＶiと同じになる。同じ回路条件により、インピーダ
ンスを通して出力端子１５に接続される入力端子１４が
得られ、その際インピーダンスはｇmＶiに等しい電流を
通すことになる。しかし、Ｖi＝Ｖ1−Ｖ2であるため、
インピーダンス値は１／ｇmでなければならない。ま
た、このインピーダンス条件には周波数の依存関係が存
在しないため、インピーダンスは完全な抵抗を示さなけ
ればならない。
【００１６】そこで図１に示す回路は、上記のように全
部を１つの相互コンダクタンス増幅器４１に結集して浮
動抵抗器によるバッファ工程と同じものを提供するため
に変更されることになる。この変更は相互コンダクタン
ス工程５０として図２に示す。この変更された回路で
は、図１の配置についてはそのままだが、端子３０と２
４間で帰還接続を行う代わりに、出力端子３０が基準電
位１７に繋がれることになる。回路の入力は端子１４、
出力は端子１５で構成される。
部を１つの相互コンダクタンス増幅器４１に結集して浮
動抵抗器によるバッファ工程と同じものを提供するため
に変更されることになる。この変更は相互コンダクタン
ス工程５０として図２に示す。この変更された回路で
は、図１の配置についてはそのままだが、端子３０と２
４間で帰還接続を行う代わりに、出力端子３０が基準電
位１７に繋がれることになる。回路の入力は端子１４、
出力は端子１５で構成される。
【００１７】この回路は次のように動作される。
【００１８】先の前提、すなわち増幅器の端子２３と２
４における入力電流は無視でき、電圧Ｖiが増幅器の入
力端子２３、２４に対して存在するという条件では、電
流ｇmＶiは表示のセンスで増幅器の出力２９において発
生し、それと等しい逆の電流（逆向き矢印）がもう一方
の出力３０で発生する。前記同様、回路の出力端子１５
を流れる電流は出力２９の電流、すなわちｇmＶiと同じ
だが、今回はそれに対応する電流は回路の入力端子１４
上には存在せず、これは端子１４と端子３０間にフィー
ドバックがないためである。こうして回路出力端子１５
上の電流ｇmＶiは、次のフィルタ工程（表示外）の入力
回路を通り基準レベル１７を経て、それから増幅器出力
３０に戻って完全な回路を形成することになる。回路入
力端子１４上には（理想的にも）信号電流需要が存在し
ないため、この入力接続は増幅器４１の出力回路から、
また次のいかなるフィルタ工程からでもはっきりと有効
に緩衝することができる。
４における入力電流は無視でき、電圧Ｖiが増幅器の入
力端子２３、２４に対して存在するという条件では、電
流ｇmＶiは表示のセンスで増幅器の出力２９において発
生し、それと等しい逆の電流（逆向き矢印）がもう一方
の出力３０で発生する。前記同様、回路の出力端子１５
を流れる電流は出力２９の電流、すなわちｇmＶiと同じ
だが、今回はそれに対応する電流は回路の入力端子１４
上には存在せず、これは端子１４と端子３０間にフィー
ドバックがないためである。こうして回路出力端子１５
上の電流ｇmＶiは、次のフィルタ工程（表示外）の入力
回路を通り基準レベル１７を経て、それから増幅器出力
３０に戻って完全な回路を形成することになる。回路入
力端子１４上には（理想的にも）信号電流需要が存在し
ないため、この入力接続は増幅器４１の出力回路から、
また次のいかなるフィルタ工程からでもはっきりと有効
に緩衝することができる。
【００１９】従って図２の回路は、図１に示す浮動抵抗
器により入力バッファと同じものを提供することができ
る。また図２では、回路出力端子１５上で図１の回路で
存在した同じフィードバック状態、すなわち増幅器４１
の端子２９と２３間のフィードバックが存在するため、
次のフィルタ工程で見られる変更工程の出力インピーダ
ンスは一定となる。
器により入力バッファと同じものを提供することができ
る。また図２では、回路出力端子１５上で図１の回路で
存在した同じフィードバック状態、すなわち増幅器４１
の端子２９と２３間のフィードバックが存在するため、
次のフィルタ工程で見られる変更工程の出力インピーダ
ンスは一定となる。
【００２０】上述の分析では相互コンダクタンス増幅器
４１の入力ベース電流は０であると想定されたが、実際
は、もし増幅器の複合器２つが適合していれば、その両
方における有限のベース電流は実質的には同等かつ逆に
なり、端子１４と１５で等しい電流を上昇させる。しか
し、浮動抵抗器１６で得られる値は約１＋１／βの割合
で理想値１／ｇmとは異なることになる。
４１の入力ベース電流は０であると想定されたが、実際
は、もし増幅器の複合器２つが適合していれば、その両
方における有限のベース電流は実質的には同等かつ逆に
なり、端子１４と１５で等しい電流を上昇させる。しか
し、浮動抵抗器１６で得られる値は約１＋１／βの割合
で理想値１／ｇmとは異なることになる。
【００２１】図６と図３は、従来の浮動抵抗器配置、及
び本発明を典型的なジャイレータ・フィルタ回路６０の
前端に組み込んだバッファ／抵抗器配置を示している。
図６の従来の抵抗回路１０は、必要なアイソレーション
を獲得するために別のバッファ工程７０と共に使用され
る。図５に示す入力抵抗器工程５０に関してはそのよう
な別のバッファは必要とされず、これは前述の通り、バ
ッファと浮動抵抗器の機能が同時に実行されるからであ
る。更に、この工程ではハードウェアと必要な作動電流
が節約される。
び本発明を典型的なジャイレータ・フィルタ回路６０の
前端に組み込んだバッファ／抵抗器配置を示している。
図６の従来の抵抗回路１０は、必要なアイソレーション
を獲得するために別のバッファ工程７０と共に使用され
る。図５に示す入力抵抗器工程５０に関してはそのよう
な別のバッファは必要とされず、これは前述の通り、バ
ッファと浮動抵抗器の機能が同時に実行されるからであ
る。更に、この工程ではハードウェアと必要な作動電流
が節約される。
【００２２】
【発明の効果】本発明によれば、バッファ工程における
電力オフセットを抑える相互コンダクタンス浮動抵抗回
路が得られる。
電力オフセットを抑える相互コンダクタンス浮動抵抗回
路が得られる。
【図１】本発明の第１の様態による相互コンダクタンス
浮動抵抗器の回路図である。
浮動抵抗器の回路図である。
【図２】図１の相互コンダクタンス浮動抵抗器の変更バ
ージョンの回路図である。
ージョンの回路図である。
【図３】本発明による相互コンダクタンス浮動抵抗回路
より供給される既知のジャイレータ・フィルタの回路図
である。
より供給される既知のジャイレータ・フィルタの回路図
である。
【図４】既知の相互コンダクタンス浮動抵抗器である。
【図５】図４の浮動抵抗器で使用される典型的な相互コ
ンダクタンス増幅器の回路図である。
ンダクタンス増幅器の回路図である。
【図６】既知の相互コンダクタンス浮動抵抗回路より供
給される既知のジャイレータ・フィルタの回路図であ
る。
給される既知のジャイレータ・フィルタの回路図であ
る。
１０ 相互コンダクタンス浮動抵抗回路 １２、１３ 相互コンダクタンス増幅器 １４ 入力端子 １５ 出力端子 １６ 抵抗器 １７ 基準電位 １８、１９ 負入力 ２１、２２ 複合器 ２３、２４ 差動入力 ２５、２６ ＰＮＰ電源 ２７、２８ ＮＰＮ電源 ２９、３０ 差動出力 ３１〜３４ トランジスタ ４０ 相互コンダクタンス浮動抵抗回路 ４１ 相互コンダクタンス増幅器 ５０ 相互コンダクタンス工程 ６０ ジャイレータ・フィルタ回路 ７０ バッファ工程
Claims (4)
- 【請求項１】 第１および第２の入力、及びそれに対応
する第１および第２の出力を有する差動相互コンダクタ
ンス増幅器を有し、前記第１および第２の出力がそれぞ
れ前記第１および第２の入力に接続され、浮動抵抗回路
の入力および出力がそれぞれ相互コンダクタンス増幅器
の第１および第２の入力から繋がれている相互コンダク
タンス浮動抵抗回路。 - 【請求項２】 前記相互コンダクタンス増幅器の第１の
出力が前記相互コンダクタンス増幅器の第１の入力に接
続される代わりに基準電位に接続され、前記基準電位が
浮動抵抗回路の入力および出力に対して共通の基準レベ
ルを形成する請求項１記載の相互コンダクタンス浮動抵
抗回路。 - 【請求項３】 図６と図３の表示を参照して後述される
相互コンダクタンス浮動抵抗器回路。 - 【請求項４】 請求項２記載の相互コンダクタンス浮動
抵抗回路を前端に含むジャイレータ・フィルタ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9401718A GB2286090B (en) | 1994-01-29 | 1994-01-29 | Transconductance floating resistor circuit |
| GB9401718.3 | 1994-01-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07221597A true JPH07221597A (ja) | 1995-08-18 |
Family
ID=10749539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7031631A Pending JPH07221597A (ja) | 1994-01-29 | 1995-01-27 | 相互コンダクタンス浮動抵抗回路 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0665640B1 (ja) |
| JP (1) | JPH07221597A (ja) |
| DE (1) | DE69511126T2 (ja) |
| GB (1) | GB2286090B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007158567A (ja) * | 2005-12-02 | 2007-06-21 | Nec Electronics Corp | アッテネータ |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2453574A1 (en) * | 2010-11-15 | 2012-05-16 | ST-Ericsson SA | Interface circuit for connecting a microphone circuit to a preamplifier |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8513329D0 (en) * | 1985-05-28 | 1985-07-03 | Secr Defence | Transconductors |
| NL8602329A (nl) * | 1986-09-15 | 1988-04-05 | Philips Nv | Vertragingsschakeling voorzien van alles-doorlatende netwerken. |
| FR2651389A1 (fr) * | 1989-08-25 | 1991-03-01 | Radiotechnique Compelec | Amplificateur differentiel a couplage capacitif. |
| US5105163A (en) * | 1989-10-03 | 1992-04-14 | U.S. Philips Corp. | Balanced filter circuit having a single amplifier |
-
1994
- 1994-01-29 GB GB9401718A patent/GB2286090B/en not_active Expired - Lifetime
-
1995
- 1995-01-12 DE DE1995611126 patent/DE69511126T2/de not_active Expired - Fee Related
- 1995-01-12 EP EP19950300179 patent/EP0665640B1/en not_active Expired - Lifetime
- 1995-01-27 JP JP7031631A patent/JPH07221597A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007158567A (ja) * | 2005-12-02 | 2007-06-21 | Nec Electronics Corp | アッテネータ |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2286090A (en) | 1995-08-02 |
| GB9401718D0 (en) | 1994-03-23 |
| EP0665640B1 (en) | 1999-08-04 |
| EP0665640A1 (en) | 1995-08-02 |
| GB2286090B (en) | 1998-11-11 |
| DE69511126T2 (de) | 2000-04-06 |
| DE69511126D1 (de) | 1999-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1444777B1 (en) | A power amplifier module with distortion compensation | |
| US4547744A (en) | Integrated amplifier arrangement | |
| JPH07162248A (ja) | 差動増幅器 | |
| EP0131340B1 (en) | Current stabilising circuit | |
| EP0655831B1 (en) | High performance transconductance operational amplifier, of the CMOS integrated type | |
| US5999050A (en) | Differential amplifier, an integrated circuit, and a telephone | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| JP3404209B2 (ja) | トランスインピーダンス増幅器回路 | |
| JPH07221597A (ja) | 相互コンダクタンス浮動抵抗回路 | |
| JPS5827411A (ja) | 差動増幅器回路 | |
| JP3080488B2 (ja) | 差動増幅器 | |
| US20030052737A1 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
| US5122759A (en) | Class-A differential amplifier and method | |
| CA1078930A (en) | Amplifier | |
| JPS62224103A (ja) | 電力増幅器 | |
| JP2607970B2 (ja) | オフセットキャンセル回路 | |
| US6281750B1 (en) | Transistor amplifier | |
| JP2712310B2 (ja) | カレントミラー回路 | |
| JPH05191157A (ja) | 平衡入力型音声増幅回路 | |
| JPH0487407A (ja) | バッファ回路 | |
| JP2000114929A (ja) | インピーダンス回路及び移相器 | |
| JPS584327Y2 (ja) | 増幅回路 | |
| JP2528812B2 (ja) | Ｍｏｓ型差動増幅回路 | |
| JPH02302109A (ja) | 増幅器 | |
| JPH02295208A (ja) | 集積可能な増幅器回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040427 |