JPS5935224B2 - パルス信号送出回路 - Google Patents
パルス信号送出回路Info
- Publication number
- JPS5935224B2 JPS5935224B2 JP15250280A JP15250280A JPS5935224B2 JP S5935224 B2 JPS5935224 B2 JP S5935224B2 JP 15250280 A JP15250280 A JP 15250280A JP 15250280 A JP15250280 A JP 15250280A JP S5935224 B2 JPS5935224 B2 JP S5935224B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- winding
- signal
- line
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/20—Repeater circuits; Relay circuits
- H04L25/22—Repeaters for converting two wires to four wires; Repeaters for converting single current to double current
Description
【発明の詳細な説明】
本発明はパルス信号送出回路に関するものであり、特に
信号の存在、不存在にかかわらず、出力インピーダンス
を一定にするよう構成したパルス信号送出回路に関する
ものである。
信号の存在、不存在にかかわらず、出力インピーダンス
を一定にするよう構成したパルス信号送出回路に関する
ものである。
近年、ＰＣＭ伝送が急速に実用化されてきている。
現在行なわれているＰＣＭ伝送は、第１図に示す通り信
号送出回路３０と信号受信回路３１が１対の線路３２に
より結合された形態である。
号送出回路３０と信号受信回路３１が１対の線路３２に
より結合された形態である。
これは、いわゆる局間伝送として新しく布設された線路
によつて伝送されているものである。従つて、第１図に
示した通り、信号送出回路３０を信号受信回路３１の間
を結ぶ線路３２は途中で分岐した線路を有していないも
のである。このような線路形態では、信号送出回路で仮
にインピーダンスマッチングがとれていなくとも、後に
述べる２次反射が生じる事が問題とはならず、線路の分
岐に起因する受信側への悪影響については考慮が払われ
ていない。
によつて伝送されているものである。従つて、第１図に
示した通り、信号送出回路３０を信号受信回路３１の間
を結ぶ線路３２は途中で分岐した線路を有していないも
のである。このような線路形態では、信号送出回路で仮
にインピーダンスマッチングがとれていなくとも、後に
述べる２次反射が生じる事が問題とはならず、線路の分
岐に起因する受信側への悪影響については考慮が払われ
ていない。
ところが、加入者と局の間の伝送路は将来加入者がどこ
に出現するかわからないという加入者系特有の問題があ
り、加入者の出現に対しすぐに接続できるよう線路の布
設段階であらかじめ線路を第２図のように枝分かれのあ
る線路として布設されている。
に出現するかわからないという加入者系特有の問題があ
り、加入者の出現に対しすぐに接続できるよう線路の布
設段階であらかじめ線路を第２図のように枝分かれのあ
る線路として布設されている。
本図においては、１対の線路３２が線路３４、３６、３
１と接続されていく接点でそれぞれ線路３３、３５、３
８と枝分かれしている状態を示す。
１と接続されていく接点でそれぞれ線路３３、３５、３
８と枝分かれしている状態を示す。
第３図は第２図で示した線路に加入者が出現し、信号送
出回路と信号受信回路が接続された状態を示す。第３図
において加入者が接線されなかつた線路３３、３５、３
８の線路３２、３４、３６、３Ｔと接続されている反対
側は通常開放端となつており、信号の反射を生じる。し
たがつて信号送出回路３０と信号受信回路３１間の信号
伝送という観点から見ると、開放端を有する線路３３、
３５、３８は番４図に示すように第３図の信条送出回路
３０から信号受信回路３１に至る線路の周波数特性に損
失のピークＦＭ，，ｆＭ２，・・・・・・を生じる。第
１のピークＳＭｌと開放端を有する線路長ｔνとの間に
はＦＭｌ＝▼（ν：信号速度）の関係があることが知ら
れており、開放端を有する線路長ｔが長くなるとＦＭｌ
の周波数が低くなり、伝送帯域にＦＭ，が入つてくるた
め、信号受信回路３１における線路等化が困難になつて
くる。
出回路と信号受信回路が接続された状態を示す。第３図
において加入者が接線されなかつた線路３３、３５、３
８の線路３２、３４、３６、３Ｔと接続されている反対
側は通常開放端となつており、信号の反射を生じる。し
たがつて信号送出回路３０と信号受信回路３１間の信号
伝送という観点から見ると、開放端を有する線路３３、
３５、３８は番４図に示すように第３図の信条送出回路
３０から信号受信回路３１に至る線路の周波数特性に損
失のピークＦＭ，，ｆＭ２，・・・・・・を生じる。第
１のピークＳＭｌと開放端を有する線路長ｔνとの間に
はＦＭｌ＝▼（ν：信号速度）の関係があることが知ら
れており、開放端を有する線路長ｔが長くなるとＦＭｌ
の周波数が低くなり、伝送帯域にＦＭ，が入つてくるた
め、信号受信回路３１における線路等化が困難になつて
くる。
また開放端を有する線路数が大きくなると各開放端を有
する線路の損失が相加されさらに損失のピーク量が大き
くなり、等化が困難となる。ここで信号受信回路３１に
おける線路等化においては、通常時間軸上の符号間干渉
を最小にするよう等化を行う方法を用いる。この時間放
端を有する線路の符号間干渉に与える影響は第５図に示
すように主応答に対し同一極性の副応答として現われる
ので、この副応答が最小となるよう線路等化を行うこと
になる。一方、信号送出回路３０が整合のとれない方式
であると、信号送出回路３０が接続されている線路３７
が新たに開放端を有する線路となり、他の開放端を有す
る線路による信号の反射成分の２次反射を生じる線路と
して動作する。したがつて、信号送出回路３０から信号
受信回路３１に至る線路に新たに開放端を有する線路が
付け加わつた事になり、損失のピークの増大となるため
信号受信回路３１における線路等化がさらに困難となる
。したがつて信号受信回路３１における線路等化の困難
さの軽減のため信号送出回路３０は信号反射のないイン
ピーダンス整合のとれる方式である必要がある。本発明
は、上述の様な常にインピーダンス整合がとれた信号送
出回路を実現することを目的とし、巻線の中点より所定
インピーダンスの抵抗を介して電流が供給される第１の
巻線と、該第１の巻線と磁界結合して成る第２の巻線と
を有し、前記第１の巻線への電流供給の方向を変化させ
ることにより第２巻線からの出力の極性を変化させるト
ランス結合型バイボーラ信号送出回路に於いて、前記第
２の巻線に磁界結合する第３の巻線と、該第３の巻線に
直列に接続させる所定インピーダンスの抵抗と、前記第
１巻線への電流供給がと絶えるタイミングで該第３の巻
線に閉ループを形成するスィツチとを設けたことを特徴
とする。
する線路の損失が相加されさらに損失のピーク量が大き
くなり、等化が困難となる。ここで信号受信回路３１に
おける線路等化においては、通常時間軸上の符号間干渉
を最小にするよう等化を行う方法を用いる。この時間放
端を有する線路の符号間干渉に与える影響は第５図に示
すように主応答に対し同一極性の副応答として現われる
ので、この副応答が最小となるよう線路等化を行うこと
になる。一方、信号送出回路３０が整合のとれない方式
であると、信号送出回路３０が接続されている線路３７
が新たに開放端を有する線路となり、他の開放端を有す
る線路による信号の反射成分の２次反射を生じる線路と
して動作する。したがつて、信号送出回路３０から信号
受信回路３１に至る線路に新たに開放端を有する線路が
付け加わつた事になり、損失のピークの増大となるため
信号受信回路３１における線路等化がさらに困難となる
。したがつて信号受信回路３１における線路等化の困難
さの軽減のため信号送出回路３０は信号反射のないイン
ピーダンス整合のとれる方式である必要がある。本発明
は、上述の様な常にインピーダンス整合がとれた信号送
出回路を実現することを目的とし、巻線の中点より所定
インピーダンスの抵抗を介して電流が供給される第１の
巻線と、該第１の巻線と磁界結合して成る第２の巻線と
を有し、前記第１の巻線への電流供給の方向を変化させ
ることにより第２巻線からの出力の極性を変化させるト
ランス結合型バイボーラ信号送出回路に於いて、前記第
２の巻線に磁界結合する第３の巻線と、該第３の巻線に
直列に接続させる所定インピーダンスの抵抗と、前記第
１巻線への電流供給がと絶えるタイミングで該第３の巻
線に閉ループを形成するスィツチとを設けたことを特徴
とする。
以下、図面を参照して本発明を詳細に説明する。
第６図に従来例を示す。また、第ｒ図は第６図に示した
従来例の対応箇所の信号のタイムチヤートである。第６
図において、回路１，２はＤ型フリツプフロツプ、回路
３はＮＡＮＤゲート、回路４，５はＡＮＤゲート、回路
６，７はインバータゲ゛一ト、回路１６，１ｒはスィツ
チングトランジスタ、回路１８，１９は抵抗、回路１３
は整合用の抵抗、回路２０は単一電源でスイツチング形
式の出力回路とするため回路１３が接続される中点を持
つた出力トランス、回路１５は負荷である。
従来例の対応箇所の信号のタイムチヤートである。第６
図において、回路１，２はＤ型フリツプフロツプ、回路
３はＮＡＮＤゲート、回路４，５はＡＮＤゲート、回路
６，７はインバータゲ゛一ト、回路１６，１ｒはスィツ
チングトランジスタ、回路１８，１９は抵抗、回路１３
は整合用の抵抗、回路２０は単一電源でスイツチング形
式の出力回路とするため回路１３が接続される中点を持
つた出力トランス、回路１５は負荷である。
第ｒ図において信号１０１，１０２は回路１の入力であ
り、信号１０１は入力データ、信号１０２はクロツクで
ある。
り、信号１０１は入力データ、信号１０２はクロツクで
ある。
信号１０３は回路１の出力で信号１０１が信号１０２に
よりサンプリングされたものである。信号１０４は回路
３の出力であり信号１０３と信号１０２の回路６による
反転信号とのＮＡＮＤをとつたものであり、信号１０４
の６０”レベルは信号１０１の論理１に対応する。信号
１０５，１０６は信号１０４が回路２により分周された
出力である。信号１０ｒ，１０８は回路４，５の出力で
信号１０１の論理１が信号１０７，１０８に交互に出現
する。この回路は信号１０１の論理１に交互に対応した
信号１０７，１０８により回路１６，１７がそれぞれ論
理１の時にのみ６０Ｎ１し、その時回路２０を通して回
路１５に第７図の信号１０９に示したようなバイボーラ
信号が供給される。
よりサンプリングされたものである。信号１０４は回路
３の出力であり信号１０３と信号１０２の回路６による
反転信号とのＮＡＮＤをとつたものであり、信号１０４
の６０”レベルは信号１０１の論理１に対応する。信号
１０５，１０６は信号１０４が回路２により分周された
出力である。信号１０ｒ，１０８は回路４，５の出力で
信号１０１の論理１が信号１０７，１０８に交互に出現
する。この回路は信号１０１の論理１に交互に対応した
信号１０７，１０８により回路１６，１７がそれぞれ論
理１の時にのみ６０Ｎ１し、その時回路２０を通して回
路１５に第７図の信号１０９に示したようなバイボーラ
信号が供給される。
第６図の従来例においては出力回路の負荷との整合とい
う問題は、回路１６または１ｒ力げ０Ｎ１した時のみ回
路１３の抵抗Ｒにより回路１５の負荷ＺＬとの整合が実
現できるが、パルス信号の不存在時は整合がとれない。
更に、これを等価回路を用いて説明する。第８図は第６
図の実施例の出力回路部分の等価回路である。
う問題は、回路１６または１ｒ力げ０Ｎ１した時のみ回
路１３の抵抗Ｒにより回路１５の負荷ＺＬとの整合が実
現できるが、パルス信号の不存在時は整合がとれない。
更に、これを等価回路を用いて説明する。第８図は第６
図の実施例の出力回路部分の等価回路である。
第８図において回路１３，１５，２０は第６図における
ものと同じである。
ものと同じである。
回路２１は電源、回路２２，２３はスイツチであり、第
６図におけるスイツチングトランジスタ回路１６，１ｒ
に対応する。
６図におけるスイツチングトランジスタ回路１６，１ｒ
に対応する。
第８図においては回路２２または２３のスイツチが閉じ
ると回路２１の電源より電流が回路１３の抵抗回路２０
のトランスを通つて流れる。この電流がトランス回路２
０の働きによつて回路１５の負荷に電流を流す。第３図
においても注意すべきことは回路２２，２３が交互にス
イツチを閉じ（バイポーラ信号の士１送出に対応）また
、回路２２，２３の両方共スィツチが閉じない（バイポ
ーラ信号の０送出に対応）事である。したがつて、回路
２２または２３のスイツチが閉じた声この回路はインピ
ーダンス整合がとれるが、回路２２，２３のスィツチが
両方共に閉じない時はインピーダンス整合がとれない。
ると回路２１の電源より電流が回路１３の抵抗回路２０
のトランスを通つて流れる。この電流がトランス回路２
０の働きによつて回路１５の負荷に電流を流す。第３図
においても注意すべきことは回路２２，２３が交互にス
イツチを閉じ（バイポーラ信号の士１送出に対応）また
、回路２２，２３の両方共スィツチが閉じない（バイポ
ーラ信号の０送出に対応）事である。したがつて、回路
２２または２３のスイツチが閉じた声この回路はインピ
ーダンス整合がとれるが、回路２２，２３のスィツチが
両方共に閉じない時はインピーダンス整合がとれない。
以上のように従来の回路では負荷とのインピーダンス整
合がとれない等の欠点があつた。
合がとれない等の欠点があつた。
本発明では、信号の不存在時においても整合がとれるよ
うにした点に特徴がある。
うにした点に特徴がある。
以下、本発明の構成について説明する。
第９図は本発明を説明するための原理図、第１０は本発
明の一実施例である。
明の一実施例である。
第９図Ａ，ｂにおいて回路１３，１５は第６図、第８図
で述べたものと同じである。
で述べたものと同じである。
回路２１，２２，２３は第８図と同じものである。回路
２６は第３の巻線を持つた出力トランス、回路２４，２
５はそれぞれ第３の巻線に対応するスイツチング回路と
整合用抵抗である。第９図ａはバイポーラ信号の６＋１
″または１−１″送出の状態を示し回路２２または２３
が閉じ、回路２４が開いている。この時回路２１より回
路１３の抵抗Ｒ１回路２６のトランスと電流が流れ回路
１５の負荷ＺＬに電流を供給すると同時に回路１３の整
合用抵抗により負荷１５の負荷ＺＬとのインピーダンス
整合を実現している〇第９図ｂはバイポーラ信号の６０
゛送出状態を示し、回路２２，２３は両方共開いており
、回路２４は閉じている。
２６は第３の巻線を持つた出力トランス、回路２４，２
５はそれぞれ第３の巻線に対応するスイツチング回路と
整合用抵抗である。第９図ａはバイポーラ信号の６＋１
″または１−１″送出の状態を示し回路２２または２３
が閉じ、回路２４が開いている。この時回路２１より回
路１３の抵抗Ｒ１回路２６のトランスと電流が流れ回路
１５の負荷ＺＬに電流を供給すると同時に回路１３の整
合用抵抗により負荷１５の負荷ＺＬとのインピーダンス
整合を実現している〇第９図ｂはバイポーラ信号の６０
゛送出状態を示し、回路２２，２３は両方共開いており
、回路２４は閉じている。
この時、回路２６の出力トランスの第３の巻線が回路２
５の整合用抵抗により終端され回路１５の負荷ＺＬとの
インピーダンス整合を実現している。第１０図は第９図
の原理図を出力回路に実現したものであり、本発明の一
実施例である。
５の整合用抵抗により終端され回路１５の負荷ＺＬとの
インピーダンス整合を実現している。第１０図は第９図
の原理図を出力回路に実現したものであり、本発明の一
実施例である。
回路１，２，３，４，５，６，７は第６図と同じもので
ある。また回路１３，１５，１６，１７，１８，，１９
も第６図と同じものである。回路２６は第９図で説明し
た第３の巻線を持つた出力トランス、回路２５は第９図
と同じ整合用抵抗、回路２ｒは第９図のスイツチ回路２
４に対応するスイツチングトランジスタ、回路２８は抵
抗である。信号１０１，１０２，１０３，１０４，１０
５，１０６，１０ｒ，１０８，１０９は第６図、第ｒ図
と同じものである。
ある。また回路１３，１５，１６，１７，１８，，１９
も第６図と同じものである。回路２６は第９図で説明し
た第３の巻線を持つた出力トランス、回路２５は第９図
と同じ整合用抵抗、回路２ｒは第９図のスイツチ回路２
４に対応するスイツチングトランジスタ、回路２８は抵
抗である。信号１０１，１０２，１０３，１０４，１０
５，１０６，１０ｒ，１０８，１０９は第６図、第ｒ図
と同じものである。
この回路は信号１０１の論理″′１″に交互に対応した
信号１０ｒ，１０８により回路１６，１７がそれぞれ論
理６１１の時にのみ“０Ｎ″し、その時回路２６を通し
て回路１５に第１図の信号１０９に示したようなバイポ
ーラ信号が供給される。一方、信号１０１の論理６０７
の時は信号１０４により回路２７が論理“０”の時にの
み゛ＯＮ゛し、回路２６の第３の巻線を回路２５の整合
用抵抗により終端する。このような動作によりバイポー
ラ信号６＋１″またば−１１を送出している時は回路１
３により、またバイポーラ信号の６０″を送出している
時は回路２５により、回路１５の負荷とのインピーダン
ス整合を常に実現することができる。以上説明したよう
に本発明によれば負荷とのインピーダンス整合が常に実
現でき、信号送出回路における信号の反射を抑圧するこ
とにより、受信側への悪影響を除去することができる。
信号１０ｒ，１０８により回路１６，１７がそれぞれ論
理６１１の時にのみ“０Ｎ″し、その時回路２６を通し
て回路１５に第１図の信号１０９に示したようなバイポ
ーラ信号が供給される。一方、信号１０１の論理６０７
の時は信号１０４により回路２７が論理“０”の時にの
み゛ＯＮ゛し、回路２６の第３の巻線を回路２５の整合
用抵抗により終端する。このような動作によりバイポー
ラ信号６＋１″またば−１１を送出している時は回路１
３により、またバイポーラ信号の６０″を送出している
時は回路２５により、回路１５の負荷とのインピーダン
ス整合を常に実現することができる。以上説明したよう
に本発明によれば負荷とのインピーダンス整合が常に実
現でき、信号送出回路における信号の反射を抑圧するこ
とにより、受信側への悪影響を除去することができる。
また、このような構成は単一電源で構成されているので
１Ｃ化にも適したものである。
１Ｃ化にも適したものである。
第１図は従来の伝送線路を説明するための図、第２図、
第３図は本発明の適用対象とする伝送路の構相を説明す
るための図、第４図、第５図は本発明を適用しない場合
の周波数の悪影響を説明するための図、第６図は従来例
、第ｒ図は従来例の回路のタイムチヤート、第８図は従
来例の等価回路、第９図は本発明の原理図、第１０図は
本発明の一実施例である。 第１０図において、１６，１７，２７はスイツチングト
ランジスタ、１３，２５は整合用抵抗、１５は負荷回路
である。
第３図は本発明の適用対象とする伝送路の構相を説明す
るための図、第４図、第５図は本発明を適用しない場合
の周波数の悪影響を説明するための図、第６図は従来例
、第ｒ図は従来例の回路のタイムチヤート、第８図は従
来例の等価回路、第９図は本発明の原理図、第１０図は
本発明の一実施例である。 第１０図において、１６，１７，２７はスイツチングト
ランジスタ、１３，２５は整合用抵抗、１５は負荷回路
である。
Claims (1)
- １ 巻線の中点より所定インピーダンスの抵抗を介して
電流が供給される第１の巻線と、該第１の巻線と磁界結
合して成る第２の巻線とを有し、前記第１の巻線への電
流供給の方向を変化させることにより第２巻線からの出
力の極性を変化させるトランス結合型バイポーラ信号送
出回路に於いて、前記第２の巻線に磁界結合する第３の
巻線と、該第３の巻線に直列に接続させる所定インピー
ダンスの抵抗と、前記第１巻線への電流供給がと絶える
タイミングで該第３の巻線に閉ループを形成するスイッ
チとを設けたことを特徴とするパルス信号送出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15250280A JPS5935224B2 (ja) | 1980-10-30 | 1980-10-30 | パルス信号送出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15250280A JPS5935224B2 (ja) | 1980-10-30 | 1980-10-30 | パルス信号送出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5776958A JPS5776958A (en) | 1982-05-14 |
| JPS5935224B2 true JPS5935224B2 (ja) | 1984-08-27 |
Family
ID=15541858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15250280A Expired JPS5935224B2 (ja) | 1980-10-30 | 1980-10-30 | パルス信号送出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5935224B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58205357A (ja) * | 1982-05-25 | 1983-11-30 | Nec Corp | 線路駆動回路 |
| FR2609852B1 (fr) * | 1987-01-20 | 1992-11-27 | Telecommunications Sa | Convertisseur binaire-bipolaire |
-
1980
- 1980-10-30 JP JP15250280A patent/JPS5935224B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5776958A (en) | 1982-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5739707A (en) | Wave shaping transmit circuit | |
| JPS5935224B2 (ja) | パルス信号送出回路 | |
| JPS606141B2 (ja) | パルス信号送出回路 | |
| EP0108789B1 (en) | A communication system having improved differential phase shift keying modulation | |
| GB1366398A (en) | Signalling method and apparatus | |
| JPS5951188B2 (ja) | パルス信号送出回路 | |
| US1900045A (en) | Two-way negative resistance repeater | |
| JPS61141235A (ja) | インターフェースモジュール | |
| GB2025737A (en) | Arrangement for applying a signal to atransmission line | |
| US4549290A (en) | Voice/data digital, duplex link | |
| US4620187A (en) | Transformer coupled, solid state communications line switch | |
| US3413413A (en) | Switching arrangement for the transmission of direct current telegraph signal units | |
| US1864381A (en) | Circuit arrangement for sending of current impulses over telephone lines | |
| EP0460087A1 (en) | STAR DATA NETWORK WITH LOGICAL RING FUNCTION, PREFERABLY WITH TOKEN ACCESS. | |
| US2117708A (en) | Circuit for controlling signal transmission in two-way signaling systems | |
| US2054906A (en) | Transmission control in signaling systems | |
| JPS6056343B2 (ja) | 廻り込み補償回路を付加したインピ−ダンス整合形二線伝送方式 | |
| US1979026A (en) | Telegraph system | |
| US3116423A (en) | Keying circuit with four terminal network for independent keying of plural repeaters without interference | |
| JPH038139B2 (ja) | ||
| US1990561A (en) | Telegraph repeater | |
| JPS59168711A (ja) | ハイブリツド回路 | |
| US1930616A (en) | Signaling system | |
| JPH0440900B2 (ja) | ||
| JPS60105331A (ja) | 信号結合回路 |