JPS5951188B2 - パルス信号送出回路 - Google Patents
パルス信号送出回路Info
- Publication number
- JPS5951188B2 JPS5951188B2 JP10779181A JP10779181A JPS5951188B2 JP S5951188 B2 JPS5951188 B2 JP S5951188B2 JP 10779181 A JP10779181 A JP 10779181A JP 10779181 A JP10779181 A JP 10779181A JP S5951188 B2 JPS5951188 B2 JP S5951188B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- switch
- circuits
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
- H04L25/4923—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Electronic Switches (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
本発明はパルス信号送出回路に関するものであり、特に
信号の存在、不存在にかかわらず、出力インピーダンス
を一定にするよう構成したパルス信号送出回路に関する
ものである。
信号の存在、不存在にかかわらず、出力インピーダンス
を一定にするよう構成したパルス信号送出回路に関する
ものである。
近年、ＰＣＭ伝送が急速に実用化されてきている。
現在行なわれているＰＣＭ伝送は、第１図に示す通り信
号送出回路３０と信号受信回路３１が１対の線路３２に
より結合された形態である。
号送出回路３０と信号受信回路３１が１対の線路３２に
より結合された形態である。
これ゜は、いわゆる局間伝送として新しく布設された線
路によつて伝送されているものである。従つて、第１図
に示した通り、信号送出回路３０と信号受信回路３１の
間を結ぶ線路３２は途中で分岐した線路を有していない
ものである。このような線路形態では、信号送出回路で
仮にインピーダンスマッチングがとれていなくとも、後
に述べる２次反射が生じる事が問題とはならず、線路の
分岐に起因する受信側への悪影響については考慮が払わ
れていない。
路によつて伝送されているものである。従つて、第１図
に示した通り、信号送出回路３０と信号受信回路３１の
間を結ぶ線路３２は途中で分岐した線路を有していない
ものである。このような線路形態では、信号送出回路で
仮にインピーダンスマッチングがとれていなくとも、後
に述べる２次反射が生じる事が問題とはならず、線路の
分岐に起因する受信側への悪影響については考慮が払わ
れていない。
ところが、加入者と局の間の伝送路は将来加入者がどこ
に出現するかわからないという加入者系特有の問題があ
り、加入者の出現に対しすぐに接続できるよう線路の布
設段階であらかじめ線路を第２図のように枝分かれのあ
る線路として布設されている。
に出現するかわからないという加入者系特有の問題があ
り、加入者の出現に対しすぐに接続できるよう線路の布
設段階であらかじめ線路を第２図のように枝分かれのあ
る線路として布設されている。
本図においては、１対の線路３２が線路３４、３６、３
７と接続されていく接点でそれぞれ線路３３， ３５，
３８と枝分かれしている状態を示す。
７と接続されていく接点でそれぞれ線路３３， ３５，
３８と枝分かれしている状態を示す。
第３図は第２図で示した線路に加入者が出現し、信号送
出回路と信号受信回路が接続された状態を示す。
出回路と信号受信回路が接続された状態を示す。
第３図において加入者が接線されなかつた線路３３，
３５， ３８の線路３２，３４， ３６，３７と接続さ
れている反対側は通常開放端となつており、信号の反射
を生ずる。したがつて信号送出回路３０と信号受信回路
３１間の信号伝送という観点から見ると、開放端を有す
る線路３３， ３５， ３８は第４図に示すように第３
図の信号送出回路３０から信号受信回路３１に至る線路
の周波数特性に損失のピークｆＭ１，ｆＭビ・・・・・
を生じる。第１のピークＳＭ１と開放端を有する線路長
１との間にはｆＭ１＝Ｖ／４１ （Ｖ：信号速度）の関
係があることが知られており、開放端を有する線路長１
が長くなるとｆＭ１の周波数が低くなり、伝送帯域にｆ
Ｈ１が入つてくるため、信号受信回路３１における線路
等化が困難になつてくる。また開放端を有する線路数が
大きくなると各開放端を有する線路の損失が相加されさ
らに損失のピーク量が大きくなり、等化が困難となる。
ここで信号受信回路３１における線路等化においては、
通常時間軸上の符号間干渉を最小にするよう等化を行う
方法を用いる。この時間放端を有する線路の符号間干渉
に与える影響は第５図に示すように主応答に対し同一極
性の副応答として現われるので、この副応答が最小とな
るよう線路等化を行うことになる。一方、信号送出回路
３０が整合のとれない方式であると、信号送出回路３０
が接続されている線路３７が新たに開放端を有する線路
となり、他の開放端を有する線路による信号の反射成分
の２次反射を生じる線路として動作する。
３５， ３８の線路３２，３４， ３６，３７と接続さ
れている反対側は通常開放端となつており、信号の反射
を生ずる。したがつて信号送出回路３０と信号受信回路
３１間の信号伝送という観点から見ると、開放端を有す
る線路３３， ３５， ３８は第４図に示すように第３
図の信号送出回路３０から信号受信回路３１に至る線路
の周波数特性に損失のピークｆＭ１，ｆＭビ・・・・・
を生じる。第１のピークＳＭ１と開放端を有する線路長
１との間にはｆＭ１＝Ｖ／４１ （Ｖ：信号速度）の関
係があることが知られており、開放端を有する線路長１
が長くなるとｆＭ１の周波数が低くなり、伝送帯域にｆ
Ｈ１が入つてくるため、信号受信回路３１における線路
等化が困難になつてくる。また開放端を有する線路数が
大きくなると各開放端を有する線路の損失が相加されさ
らに損失のピーク量が大きくなり、等化が困難となる。
ここで信号受信回路３１における線路等化においては、
通常時間軸上の符号間干渉を最小にするよう等化を行う
方法を用いる。この時間放端を有する線路の符号間干渉
に与える影響は第５図に示すように主応答に対し同一極
性の副応答として現われるので、この副応答が最小とな
るよう線路等化を行うことになる。一方、信号送出回路
３０が整合のとれない方式であると、信号送出回路３０
が接続されている線路３７が新たに開放端を有する線路
となり、他の開放端を有する線路による信号の反射成分
の２次反射を生じる線路として動作する。
したがつて、信号送出回路３０から信号受信回路３１に
至る線路に新たに開放端を有する線路が付け加わつた事
になり、損失のピークの増大となるため信号受信回路３
１における線路等化がさらに困難となる。したがつて信
号受信回路３１における線路等化の困難さの軽減のため
信号送出回路３０は信号反射のないインピーダンス整合
のとれる方式である必要がある。本発明は、上述の様な
常にインピーダンス整合がとれた信号送出回路を実現す
ることを目的とし、第１，第２の巻線のトランス結合に
よりパルス信号を送出し、その出力インピーダンスがＺ
で゛ある信号回路において、第１巻線の中点から抵抗を
介して閉ループを構成するとともに各々の閉ルーフ沖に
スイツチ回路を設け、該パルス信号の不存在時に該スイ
ツチ回路をオンにすることにより該信号送出回路の出力
インピーダンスをＺとすることを特徴とする。
至る線路に新たに開放端を有する線路が付け加わつた事
になり、損失のピークの増大となるため信号受信回路３
１における線路等化がさらに困難となる。したがつて信
号受信回路３１における線路等化の困難さの軽減のため
信号送出回路３０は信号反射のないインピーダンス整合
のとれる方式である必要がある。本発明は、上述の様な
常にインピーダンス整合がとれた信号送出回路を実現す
ることを目的とし、第１，第２の巻線のトランス結合に
よりパルス信号を送出し、その出力インピーダンスがＺ
で゛ある信号回路において、第１巻線の中点から抵抗を
介して閉ループを構成するとともに各々の閉ルーフ沖に
スイツチ回路を設け、該パルス信号の不存在時に該スイ
ツチ回路をオンにすることにより該信号送出回路の出力
インピーダンスをＺとすることを特徴とする。
以下、図面を参照して本発明を詳細に説明すフ る。
第６図に従來例を示す。
また、第７図は第６図に示した従来例の対応箇所の信号
のタイムチヤートである。第６図において、回路１，
２はＤ型フリツプフロツプ、回路３はＮＡＮＤゲート、
回路４，５はＡＮＤゲート、回路６， ７はインバータ
ゲート、回路１６，１７はスイツチングトランジスタ、
回路１８， １９は抵抗、回路１３は整合用の抵抗、回
路２０は単一電線でスイツチング形式の出力回路とする
ため回路１３が接続される中点を持つた出力トランス、
回路］５は負荷である。
のタイムチヤートである。第６図において、回路１，
２はＤ型フリツプフロツプ、回路３はＮＡＮＤゲート、
回路４，５はＡＮＤゲート、回路６， ７はインバータ
ゲート、回路１６，１７はスイツチングトランジスタ、
回路１８， １９は抵抗、回路１３は整合用の抵抗、回
路２０は単一電線でスイツチング形式の出力回路とする
ため回路１３が接続される中点を持つた出力トランス、
回路］５は負荷である。
第７図において信号１０１，１０２は回路１の入力であ
り、信号１０１は入カデータ、信号１０２はタロツタで
ある。
り、信号１０１は入カデータ、信号１０２はタロツタで
ある。
信号１０３は回路１の出力で信号１０１が信号１０２に
よりサンプリングされたもので゛ある。信号１０４は回
路３の出力であり信号１０３と信号１０２の回路６によ
る反転信号とのＮＡＮＤをとつたものであり、信号１０
４の″０７レベルは信号１０１の論理１に対応する。信
号１０５， １０６は信号１０４が回路２により分周さ
れた出力で゛ある。信号１０７，１０８は回路４， ５
の出力で信号１０１の論理１が信号１０７，１０８に交
互に出現する。この回路は信号１０１の論理１に交互に
対応した信号１０７，１０８により回路１６， １７が
それぞれ論理１の時にのみ℃Ｎ″し、その時回路２０を
通して回路１５に第７図の信号１０９に示したようなバ
イポーラ信号が供給される。
よりサンプリングされたもので゛ある。信号１０４は回
路３の出力であり信号１０３と信号１０２の回路６によ
る反転信号とのＮＡＮＤをとつたものであり、信号１０
４の″０７レベルは信号１０１の論理１に対応する。信
号１０５， １０６は信号１０４が回路２により分周さ
れた出力で゛ある。信号１０７，１０８は回路４， ５
の出力で信号１０１の論理１が信号１０７，１０８に交
互に出現する。この回路は信号１０１の論理１に交互に
対応した信号１０７，１０８により回路１６， １７が
それぞれ論理１の時にのみ℃Ｎ″し、その時回路２０を
通して回路１５に第７図の信号１０９に示したようなバ
イポーラ信号が供給される。
第６図の従来例においては出力回路の負荷との整合とい
う問題は、回路１６または１７が゛ＯＮ″した時のみ回
路１３の抵抗Ｒにより回路１５の負荷ＺＬとの整合が実
現できるが、パルス信号の不存在時は整合がとれない。
更に、これを等価回路を用いて説明する。第８図は第６
図の実施例の出力回路部分の等価回路で・ある。
う問題は、回路１６または１７が゛ＯＮ″した時のみ回
路１３の抵抗Ｒにより回路１５の負荷ＺＬとの整合が実
現できるが、パルス信号の不存在時は整合がとれない。
更に、これを等価回路を用いて説明する。第８図は第６
図の実施例の出力回路部分の等価回路で・ある。
第８図において回路１３， １５，２０は第６図におけ
るものと同じである。
るものと同じである。
回路２１は電源、回路２２， ２３はスイツチであり、
第６図におけるスイツチングトランジスタ回路１６，１
７に対応する。
第６図におけるスイツチングトランジスタ回路１６，１
７に対応する。
第８図においては回路２２または２３のスイツチングが
閉じると回路２１の電源より電流が回路１３の抵抗回路
２０のトランスを通つて流れる。この電流がトランス回
路２０の働きによつて回路１５の負荷に電流を流す。第
３図においても注意すべきことは回路２２，２３が交互
にスイツチを閉じ、 （バイポーラ信号の±１送出に対
応）また、回路２２， ２３の両方共スイツチが閉じな
い（バイポーラ信号のＯ送出に対応）事である。したが
つて、回路２２または２３のスイツチが閉じた時この回
路はインピーダンス整合がとれるが、回路２２，２３の
スイツチが両方共に閉じない時はインピーダンス整合が
とれない。
閉じると回路２１の電源より電流が回路１３の抵抗回路
２０のトランスを通つて流れる。この電流がトランス回
路２０の働きによつて回路１５の負荷に電流を流す。第
３図においても注意すべきことは回路２２，２３が交互
にスイツチを閉じ、 （バイポーラ信号の±１送出に対
応）また、回路２２， ２３の両方共スイツチが閉じな
い（バイポーラ信号のＯ送出に対応）事である。したが
つて、回路２２または２３のスイツチが閉じた時この回
路はインピーダンス整合がとれるが、回路２２，２３の
スイツチが両方共に閉じない時はインピーダンス整合が
とれない。
以上のように従来の回路では負荷とのインピーダンス整
合がとれない等の欠点があつた。
合がとれない等の欠点があつた。
本発明では、信号の不存在時においても整合がとれるよ
うにした点に特徴がある。
うにした点に特徴がある。
以下、本発明の構成について説明する。第９図は本発
明を説明するための原理図、第１０図は本発明の一実施
例である。
明を説明するための原理図、第１０図は本発明の一実施
例である。
第９図ａ， ｂにおいて回路１３， １５，２０は第６
図、第８図で述べたものと同じである。
図、第８図で述べたものと同じである。
回路２１， ２２， ２３は第３図と同じもので゛ある
。回路２４， ２５は付加されたスイツチング回路、回
路２６，２７は整合用抵抗である。第９図ａはバイポー
ラ信号のゞ＋ｒまたはゝ−１″送出の状態を示し回路２
２または２３が閉じ、回路２４，２５が開いている。こ
の時回路２１より回路１３の抵抗Ｒ、回路２０のトラン
スと電流が流れ回路１５の負荷Ｚ，に電流を供給すると
同時に回路１３の整合用抵抗により負荷１５の負荷Ｚ，
とのインピーダンス整合を実現している。
。回路２４， ２５は付加されたスイツチング回路、回
路２６，２７は整合用抵抗である。第９図ａはバイポー
ラ信号のゞ＋ｒまたはゝ−１″送出の状態を示し回路２
２または２３が閉じ、回路２４，２５が開いている。こ
の時回路２１より回路１３の抵抗Ｒ、回路２０のトラン
スと電流が流れ回路１５の負荷Ｚ，に電流を供給すると
同時に回路１３の整合用抵抗により負荷１５の負荷Ｚ，
とのインピーダンス整合を実現している。
第９図ｂはバイポーラ信号のゝ『の送出の状態を示し、
回路２２， ２３は両方共開いており、回路２４， ２
５は閉じている。
回路２２， ２３は両方共開いており、回路２４， ２
５は閉じている。
この時、回路２０の出力トランスにおいて２つの閉ルー
プが実現される。１つは回路２１より回路１３の抵抗Ｒ
、回路２０のトランス、回路２６の抵抗と電流が流れる
閉ループであり、もう１つは回路２１より回路１３の抵
抗Ｒ、回路２０のトランス、回路２７の抵抗と電流が流
れる閉ループである。
プが実現される。１つは回路２１より回路１３の抵抗Ｒ
、回路２０のトランス、回路２６の抵抗と電流が流れる
閉ループであり、もう１つは回路２１より回路１３の抵
抗Ｒ、回路２０のトランス、回路２７の抵抗と電流が流
れる閉ループである。
このとき回路１３の抵抗は回路２０のトランスの中点に
接続されているため、インピーダンス整合という動作に
は寄与しない。したがつて回路２０のトランスの２つの
巻線が回路２６，２７の整合用抵抗によりそれぞれ終端
され回路１５の負荷ＺＬとのインピーダンス整合を実現
している。第１０図は第９図の原理図を出力回路に実現
したものであり、本発明の一実施例である。
接続されているため、インピーダンス整合という動作に
は寄与しない。したがつて回路２０のトランスの２つの
巻線が回路２６，２７の整合用抵抗によりそれぞれ終端
され回路１５の負荷ＺＬとのインピーダンス整合を実現
している。第１０図は第９図の原理図を出力回路に実現
したものであり、本発明の一実施例である。
回路１， ２， ３， ４， ５， ６， ７は第６図
と同じもので゛ある。また回路］３， １５， １６，
１７， １８，１９，２０も第６図と同じもので゛あ
る。回路８，９は第９図のスイツチング回路２４，２５
に対応するスイツチングトランジスタ、回路２６，２７
は第９図と同じ整合用抵抗、回路２８， ２９は抵抗で
ある。信号１０１，１０２， １０３， １０４， １
０５， １０６， １０７， １０８， １０９は第６
図，第７図と同じものである。
と同じもので゛ある。また回路］３， １５， １６，
１７， １８，１９，２０も第６図と同じもので゛あ
る。回路８，９は第９図のスイツチング回路２４，２５
に対応するスイツチングトランジスタ、回路２６，２７
は第９図と同じ整合用抵抗、回路２８， ２９は抵抗で
ある。信号１０１，１０２， １０３， １０４， １
０５， １０６， １０７， １０８， １０９は第６
図，第７図と同じものである。
この回路は信号１０１の論理ゝ１″に交互に対応した信
号１０７， １０８により回路１６，１７がそれぞれ論
理ｎ″の時にのみ℃Ｎ″し、その時回路２０を通して回
路１５に第７図の信号１０９に示したようなバイポーラ
信号が供給される。一方、信号１０１の論理ゞ０７の時
は信号１０４により回路８，９が論ｌ理ゝ０７′の時に
のみ℃Ｎ″し、回路２０の２つの巻線を回路２６，２７
の整合用抵抗により終端する。このような動作によりバ
イポーラ信号ゝ＋ｒまたはｏ−ｒを送出している時は回
路１３により、またバイポーラ信号のゝ『を送出してｌ
いる時は回路２６，２７により、回路１５の負荷とのイ
ンピーダンス整合を常に実現することができる。以上説
明したように本発明によれば負荷とのインピーダンス整
合が常に実現でき、信号送出回路フにおける信号の反射
を抑圧することにより、受信側への悪影響を除去するこ
とができる。
号１０７， １０８により回路１６，１７がそれぞれ論
理ｎ″の時にのみ℃Ｎ″し、その時回路２０を通して回
路１５に第７図の信号１０９に示したようなバイポーラ
信号が供給される。一方、信号１０１の論理ゞ０７の時
は信号１０４により回路８，９が論ｌ理ゝ０７′の時に
のみ℃Ｎ″し、回路２０の２つの巻線を回路２６，２７
の整合用抵抗により終端する。このような動作によりバ
イポーラ信号ゝ＋ｒまたはｏ−ｒを送出している時は回
路１３により、またバイポーラ信号のゝ『を送出してｌ
いる時は回路２６，２７により、回路１５の負荷とのイ
ンピーダンス整合を常に実現することができる。以上説
明したように本発明によれば負荷とのインピーダンス整
合が常に実現でき、信号送出回路フにおける信号の反射
を抑圧することにより、受信側への悪影響を除去するこ
とができる。
また、このような構成は単一電源で構成されているので
ＩＣ化にも適したものである。
ＩＣ化にも適したものである。
第１図は従来の伝送線路を説明するための図、第２図，
第３図は本発明の適用対象とする伝送路の構成を説明す
るための図、第４図，第５図は本発明を適用しない場合
の周波数の悪影響を説明するための図、第６図は従来例
、第７図は従来例の回路のタイムチヤート、第８図は従
来例の等価回路、第９図は本発明の原理図、第１０図は
本発明の一実施例である。 第１０図において、１６， １７，８，９はスイツチン
グトランジスタ、１３， ２６， ２７は整合用抵抗、
１５は負荷回路である。
第３図は本発明の適用対象とする伝送路の構成を説明す
るための図、第４図，第５図は本発明を適用しない場合
の周波数の悪影響を説明するための図、第６図は従来例
、第７図は従来例の回路のタイムチヤート、第８図は従
来例の等価回路、第９図は本発明の原理図、第１０図は
本発明の一実施例である。 第１０図において、１６， １７，８，９はスイツチン
グトランジスタ、１３， ２６， ２７は整合用抵抗、
１５は負荷回路である。
Claims (1)
- １ 第１，第２の巻線のトランス結合によりパルスを送
出する信号送出回路において、該第１巻線の両端に、第
１及び第２のスイッチ回路より成る直列回路の両端を接
続し、該第１スイッチ回路と第２スイッチ回路との接続
点と前記第１巻の中点との間に、電源と第１の整合用抵
抗より成る直列回路を接続し、前記第１スイッチと並列
に、該第１スイッチ及び第２スイッチが共に開かれる時
に閉じられる第３のスイッチ回路と第２の整合用抵抗よ
り成る直列回路を接続し、前記第２スイッチと並列に、
該第１スイッチ及び第２スイッチが共に開かれる時に閉
じられる第４のスイッチ回路と第３の整合用抵抗より成
る直列回路を接続することを特徴とするパルス信号送出
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10779181A JPS5951188B2 (ja) | 1981-07-10 | 1981-07-10 | パルス信号送出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10779181A JPS5951188B2 (ja) | 1981-07-10 | 1981-07-10 | パルス信号送出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS589458A JPS589458A (ja) | 1983-01-19 |
| JPS5951188B2 true JPS5951188B2 (ja) | 1984-12-12 |
Family
ID=14468114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10779181A Expired JPS5951188B2 (ja) | 1981-07-10 | 1981-07-10 | パルス信号送出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5951188B2 (ja) |
-
1981
- 1981-07-10 JP JP10779181A patent/JPS5951188B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS589458A (ja) | 1983-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0763917B1 (en) | Line driver with pulse shaper | |
| US3980826A (en) | Means of predistorting digital signals | |
| JP2002204272A (ja) | 信号伝送装置および信号伝送システム | |
| US5463326A (en) | Output drivers in high frequency circuits | |
| DE69921092T2 (de) | Signalisierung unter verwendung eines impedanzsmodulators | |
| EP1014615B1 (en) | Full duplex transmission | |
| JPS61216532A (ja) | 付設可能なイコライザ | |
| US3048798A (en) | Directional coupler | |
| JPS5951188B2 (ja) | パルス信号送出回路 | |
| JPS606141B2 (ja) | パルス信号送出回路 | |
| JPS5935224B2 (ja) | パルス信号送出回路 | |
| EP0108789B1 (en) | A communication system having improved differential phase shift keying modulation | |
| JP3495254B2 (ja) | パルス信号送信回路及びこれを用いた加入者線終端装置 | |
| US4549290A (en) | Voice/data digital, duplex link | |
| US6229380B1 (en) | Output buffer switching circuit | |
| JP3496072B2 (ja) | 送受信回路 | |
| JPS61260744A (ja) | パルストランスの駆動方式 | |
| SU1312745A1 (ru) | Переходное устройство | |
| US3673519A (en) | Impedance matching transformer for coupling transmission lines | |
| JPH0373187B2 (ja) | ||
| SU1231638A1 (ru) | Устройство двухсторонней св зи | |
| JP2023000216A (ja) | 差動通信回路 | |
| JPS6056343B2 (ja) | 廻り込み補償回路を付加したインピ−ダンス整合形二線伝送方式 | |
| JPS5831630A (ja) | パルス信号送受信方式 | |
| JPS61257029A (ja) | 半二重通信用通信機 |