JPS589458A - パルス信号送出回路 - Google Patents
パルス信号送出回路Info
- Publication number
- JPS589458A JPS589458A JP10779181A JP10779181A JPS589458A JP S589458 A JPS589458 A JP S589458A JP 10779181 A JP10779181 A JP 10779181A JP 10779181 A JP10779181 A JP 10779181A JP S589458 A JPS589458 A JP S589458A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- matching
- line
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
- H04L25/4923—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Electronic Switches (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はパルス信号送出回路に関するものであり、特に
信号の存在、不存在にかかわらず、出力インピーダンス
を一定にするよう構成したパルス信号送出口路に関する
ものである。
信号の存在、不存在にかかわらず、出力インピーダンス
を一定にするよう構成したパルス信号送出口路に関する
ものである。
近年、ＰＣＭ伝送が急速に実用化されてきている。
現在性なわれているＰＣＭ伝送は、第１図に示す通り信
号送出回路３０と信号受信回路３１が１対の線路３２に
より結合された形態である。これは、いわゆる局間伝送
として新しく布設された線路によって伝送されているも
のである。従って、第１図に示した通り、信号送出回路
３０と信号受信回路３１の間を結ぶ線路３２は途中で分
岐した線路を有していないものである。
号送出回路３０と信号受信回路３１が１対の線路３２に
より結合された形態である。これは、いわゆる局間伝送
として新しく布設された線路によって伝送されているも
のである。従って、第１図に示した通り、信号送出回路
３０と信号受信回路３１の間を結ぶ線路３２は途中で分
岐した線路を有していないものである。
このような線路形態では、信号送出回路で仮にインピー
ダンスマツチングがとれていなくとも、後に述べる２次
反射が生じる事が問題とはならず。
ダンスマツチングがとれていなくとも、後に述べる２次
反射が生じる事が問題とはならず。
線路の分岐に起因する受信側への悪影響については考慮
が払われていない。
が払われていない。
ところが、加入者と局の間の伝送路は将来加入者がどこ
に出現するかわからないという加入者系特有の問題があ
り、加入者の出現に対しすぐに接続できるよう線路の布
設段階であらかじめ線路を第２図のように枝分かれのあ
る線路として布設されている。
に出現するかわからないという加入者系特有の問題があ
り、加入者の出現に対しすぐに接続できるよう線路の布
設段階であらかじめ線路を第２図のように枝分かれのあ
る線路として布設されている。
本図においては、］対の線路３２が線路３４゜３６．３
’ｉ’と接続されていく接点でそれぞれ線路３３．３５
．３８と枝分かれしている状態を示す。
’ｉ’と接続されていく接点でそれぞれ線路３３．３５
．３８と枝分かれしている状態を示す。
第３図は第２図で示した線路に加入者が出現し、信号送
出回路と信号受信回路が接続された状態を示す。第３図
において加入者が接線されなかった線路３３，３５．３
８の線路３２，３４，３６゜３７と接続されている反対
側は通常開放端となっており、信号の反射を生ずる。し
たがって信号送出回路３０と信号受信回路３１間の信号
伝送という観点から見ると、開放端會有する線路３３．
３５゜３８は第４図に示すように第３図の信号送出回路
３０から信号受信回路３１に至る線路の周波数特性に損
失のビークｆＭｌ ＊ ｆＭＩ・・・・・・を生じる。
出回路と信号受信回路が接続された状態を示す。第３図
において加入者が接線されなかった線路３３，３５．３
８の線路３２，３４，３６゜３７と接続されている反対
側は通常開放端となっており、信号の反射を生ずる。し
たがって信号送出回路３０と信号受信回路３１間の信号
伝送という観点から見ると、開放端會有する線路３３．
３５゜３８は第４図に示すように第３図の信号送出回路
３０から信号受信回路３１に至る線路の周波数特性に損
失のビークｆＭｌ ＊ ｆＭＩ・・・・・・を生じる。
第１のビークＳＲＬ＋と開放端を有する線路長Ｕとの間
にはｆＭＩ−ｄ（ｖ：信号速度）の関係があることが知
られておシ、開放端を有する線路長りが長くなるとｆＭ
ｌの周波数が低くなり、伝送帯域にｆＨ５が入ってくる
ため、信号受信回路３１における線路等化が困難に彦っ
でくる。また開放端を有する線路数が大きくなると各開
放端を有する線路の損失が相加されさらに損失のピーク
量が大きくなシ、等化が困難となる。ここで信号受信回
路３１における線路等化においては、通常時間軸上の符
号量干渉を最小にするよう等化を行う方法を用いる。
にはｆＭＩ−ｄ（ｖ：信号速度）の関係があることが知
られておシ、開放端を有する線路長りが長くなるとｆＭ
ｌの周波数が低くなり、伝送帯域にｆＨ５が入ってくる
ため、信号受信回路３１における線路等化が困難に彦っ
でくる。また開放端を有する線路数が大きくなると各開
放端を有する線路の損失が相加されさらに損失のピーク
量が大きくなシ、等化が困難となる。ここで信号受信回
路３１における線路等化においては、通常時間軸上の符
号量干渉を最小にするよう等化を行う方法を用いる。
この時開放端を有する線路の符号量干渉に与える影響は
第５図に示すように主応答に対し同一極性の副応答とし
て現われるので、この副応答が最小となるよう線路等化
ケ行うことになる。
第５図に示すように主応答に対し同一極性の副応答とし
て現われるので、この副応答が最小となるよう線路等化
ケ行うことになる。
一方、信号送出回路３０が整合のとれない方式であると
、信号送出回路３０が接続されている線路３７が新たに
開放端を有する線路となり、他の開放端全有する線路に
よる信号の反射成分の２次反射を生じる線路として動作
する。したがって、信号送出回路３０から信号受信回路
３コに至る線路に新たに開放端？有する線路が付は加わ
った事になり、損失のピークの増大となるため信号受信
回路３１における線路等化がさらに困難となる。
、信号送出回路３０が接続されている線路３７が新たに
開放端を有する線路となり、他の開放端全有する線路に
よる信号の反射成分の２次反射を生じる線路として動作
する。したがって、信号送出回路３０から信号受信回路
３コに至る線路に新たに開放端？有する線路が付は加わ
った事になり、損失のピークの増大となるため信号受信
回路３１における線路等化がさらに困難となる。
したがって信号受信回路３１における線路等化の困難さ
の軽減のため信号送出回路３０は信号反射のないインピ
ーダンス整合のとれる方式である必要がある。
の軽減のため信号送出回路３０は信号反射のないインピ
ーダンス整合のとれる方式である必要がある。
本発明は、上述の様な常にインピーダンス整合がとれた
信号送出回路？実現すること紮目的とし、第１．第２の
巻線のトランス結合によりパルス信号を送出し、その出
力インピーダンスが２である信号回路において、第１巻
線の中点から抵抗を介して閉ループを構成するとともに
各々の閉ループ中にスイッチ回路を設け、該パルス信号
の不存在時に該スイッチ回路全オンにすることによシ該
信号送出回路の出力インピーダンスｉＺとすることを特
徴とする。
信号送出回路？実現すること紮目的とし、第１．第２の
巻線のトランス結合によりパルス信号を送出し、その出
力インピーダンスが２である信号回路において、第１巻
線の中点から抵抗を介して閉ループを構成するとともに
各々の閉ループ中にスイッチ回路を設け、該パルス信号
の不存在時に該スイッチ回路全オンにすることによシ該
信号送出回路の出力インピーダンスｉＺとすることを特
徴とする。
以下、図面を参照して本発明の詳細な説明する。
第６図に従来例を示す。また、第７図は第６図に示した
従来例の対応箇所の信号のタイムチャートである。
従来例の対応箇所の信号のタイムチャートである。
第６図において、回路１．２はＤ型フリップフロップ、
回路３はＮＡＲＤゲート、回路４．５はＡＮＤゲート、
回路６，７はインバータゲート、回路１６．ｌ’７はス
イッチングトランジスタ、回路１８．１９は抵抗、回路
１３は整合用の抵抗、回路２０は単一電線でスイッチン
グ形式の出力回路とするため回路１３が接続される中点
金持った出カドランス、回路１５は負荷である。
回路３はＮＡＲＤゲート、回路４．５はＡＮＤゲート、
回路６，７はインバータゲート、回路１６．ｌ’７はス
イッチングトランジスタ、回路１８．１９は抵抗、回路
１３は整合用の抵抗、回路２０は単一電線でスイッチン
グ形式の出力回路とするため回路１３が接続される中点
金持った出カドランス、回路１５は負荷である。
第７図において信号１．０１，１０２は回路ユの入力で
あり、信号１０１は入力データ、信号１０２はクロック
である。信号１０３は回路１の出力で信号１０１が信号
１０２によりサンプリングされたものである。信号１０
４は回路３の出力であり信号１０３と信号１０２の回路
６による反転信号とのＮＡＮＤ’ｅとったものであり、
信号１０４のｔｏ Ｏｎレベルは信号１０１の論理工に
対応する。
あり、信号１０１は入力データ、信号１０２はクロック
である。信号１０３は回路１の出力で信号１０１が信号
１０２によりサンプリングされたものである。信号１０
４は回路３の出力であり信号１０３と信号１０２の回路
６による反転信号とのＮＡＮＤ’ｅとったものであり、
信号１０４のｔｏ Ｏｎレベルは信号１０１の論理工に
対応する。
信号１０５，１０６は信号１０４が回路２によシ分周さ
れた出力である。信号１０’７，１０８は回路４．５の
出力で信号１０１の論理工が信号１０７゜１０８に交互
に出現する。
れた出力である。信号１０’７，１０８は回路４．５の
出力で信号１０１の論理工が信号１０７゜１０８に交互
に出現する。
この回路は信号１０１の論理］に交互に対応した信号１
０’７，１０８により回路１６．ＩＦがそれぞれ論理ｌ
の時にのみ’ＯＮ”し、その時回路２０全通して回路１
５に第マ図の信号１０９に示したようなバイポーラ信号
が供給される。第６図の従来例においては出力回路の負
荷との整合という問題は、回路１６または１７が“ＯＮ
”した時のみ回路］３の抵抗Ｒによシ回路］５の負荷ｚ
Ｌとの整合が実現できるが、パルス信号の不存在時は整
合がとれない。更に、これ七等価回路を用いて説明する
。
０’７，１０８により回路１６．ＩＦがそれぞれ論理ｌ
の時にのみ’ＯＮ”し、その時回路２０全通して回路１
５に第マ図の信号１０９に示したようなバイポーラ信号
が供給される。第６図の従来例においては出力回路の負
荷との整合という問題は、回路１６または１７が“ＯＮ
”した時のみ回路］３の抵抗Ｒによシ回路］５の負荷ｚ
Ｌとの整合が実現できるが、パルス信号の不存在時は整
合がとれない。更に、これ七等価回路を用いて説明する
。
第８図は第６図の実施例の出力回路部分の等価回路であ
る。
る。
第８図において回路１３，１５．２０は第６図における
ものと同じである。
ものと同じである。
回路２１は電源、回路２２．２３はスイッチであり、第
６図におけるスイッチングトランジスタ回路１６．１’
７に対応する。第８図においてに回路２２または２３の
スイッチが閉じると回路２１の電源より電流が回路１３
の抵抗回路２０のトランスを通って流れる。この電流が
トランス回路２０の働きによって回路１５の負荷に電流
を流す。第３図においても注意すべきことは回路２２．
２３が交互にスイッチを閉じ、（バイポーラ信号の±１
送出に対応）また、回路２２．２３の両方共スイッチが
閉じない（バイポーラ信号の０送出に対応）事−である
。
６図におけるスイッチングトランジスタ回路１６．１’
７に対応する。第８図においてに回路２２または２３の
スイッチが閉じると回路２１の電源より電流が回路１３
の抵抗回路２０のトランスを通って流れる。この電流が
トランス回路２０の働きによって回路１５の負荷に電流
を流す。第３図においても注意すべきことは回路２２．
２３が交互にスイッチを閉じ、（バイポーラ信号の±１
送出に対応）また、回路２２．２３の両方共スイッチが
閉じない（バイポーラ信号の０送出に対応）事−である
。
したがって、回路２２または２３のスイッチが閉じた時
この回路はインピーダンス整合がとれるが１回路２２．
２３のスイッチが両方共に閉じない時はインピーダンス
整合がとれない。
この回路はインピーダンス整合がとれるが１回路２２．
２３のスイッチが両方共に閉じない時はインピーダンス
整合がとれない。
以上のように従来の回路では負荷とのインピーダンス整
合がとれない等の欠点があった。
合がとれない等の欠点があった。
本発明では、信号の不存在時においても整合がとれるよ
うにした点に特徴がある。
うにした点に特徴がある。
以下、本発明の構成について説明する。
第９図は本発明を説明するための原理図、第１０は本発
明の一実施例である。
明の一実施例である。
第９図（ａ）、 （ｂ）において回路１３，１５．２０
は第６図、第８図で述べたものと同じである。回路２１
．２２．２３は第３図と同じものである。回回２４，２
５は伺゛加されたスイッチング回路、回路２６．２７は
整合用抵抗である。第９図（ａ、）はバイポーラ信号の
”°＋１”またはＩＩ 、 ＩＩ送出の状態を示し回
路２２または２３が閉じ、回路２４゜２５が開いている
。
は第６図、第８図で述べたものと同じである。回路２１
．２２．２３は第３図と同じものである。回回２４，２
５は伺゛加されたスイッチング回路、回路２６．２７は
整合用抵抗である。第９図（ａ、）はバイポーラ信号の
”°＋１”またはＩＩ 、 ＩＩ送出の状態を示し回
路２２または２３が閉じ、回路２４゜２５が開いている
。
この時回路２１より回路１３の抵抗Ｒ１回路２０のトラ
ンスと電流が流れ回路１５の負荷ｚＬＫ電流全供給する
と同時に回路１３の整合用抵抗により負荷１５の負荷Ｚ
Ｌとのインピーダンス整合を実現している。
ンスと電流が流れ回路１５の負荷ｚＬＫ電流全供給する
と同時に回路１３の整合用抵抗により負荷１５の負荷Ｚ
Ｌとのインピーダンス整合を実現している。
第９図（ｈ）はバイポーラ信号のＩＩ Ｏｌｌの送出の
状態を示し、回路２２．２３は両方共闘いておシ、回路
２４．２５は閉じている。この時、回路２０の出カドラ
ンスにおいて２つの閉ループが実現される。１つは回路
２１よシ回路１３の抵抗Ｆ、回路２０のトランス、回路
２６の抵抗と電流が流れる閉ループであり、もう１つは
回路２１よシ回路１３の抵抗Ｒ１回路２０のトランス、
回路２７の抵抗と電流が流れる閉ループである。このと
き回路１３の抵抗は回路２０のトランスの中点に接続さ
れているため、インピーダンス整合という動作には寄与
しない。したがって回路２０のトランスの２つの巻線が
回路２６．２’７の整合用抵抗によりそれぞれ終端され
回路１５の負荷ＺＬとのインピーダンス整合を実現して
いる。
状態を示し、回路２２．２３は両方共闘いておシ、回路
２４．２５は閉じている。この時、回路２０の出カドラ
ンスにおいて２つの閉ループが実現される。１つは回路
２１よシ回路１３の抵抗Ｆ、回路２０のトランス、回路
２６の抵抗と電流が流れる閉ループであり、もう１つは
回路２１よシ回路１３の抵抗Ｒ１回路２０のトランス、
回路２７の抵抗と電流が流れる閉ループである。このと
き回路１３の抵抗は回路２０のトランスの中点に接続さ
れているため、インピーダンス整合という動作には寄与
しない。したがって回路２０のトランスの２つの巻線が
回路２６．２’７の整合用抵抗によりそれぞれ終端され
回路１５の負荷ＺＬとのインピーダンス整合を実現して
いる。
第１Ｏ図は第９図の原理図を出力回路に実現し、たもの
であり、本発明の一実施例である。回路１゜２．３，４
，５，６．’ｉ’は第６図と同じものである。また回路
１３，１５．ｌａ、１１７．１８゜１９．２０も第６図
と同じものである。回路８゜９は第９図のスイッチ回路
２４．２５に対応するスイッチングトランジスタ、回路
２６．２７ｆｉ第９図と同じ整合用抵抗、回路２８．２
９は抵抗である〇 信号１０１．１０２．１０３．１．０！、 １０５．１
０６． ｌｏ’７゜１０８．１０９は第６図、第７図と
同じものである。
であり、本発明の一実施例である。回路１゜２．３，４
，５，６．’ｉ’は第６図と同じものである。また回路
１３，１５．ｌａ、１１７．１８゜１９．２０も第６図
と同じものである。回路８゜９は第９図のスイッチ回路
２４．２５に対応するスイッチングトランジスタ、回路
２６．２７ｆｉ第９図と同じ整合用抵抗、回路２８．２
９は抵抗である〇 信号１０１．１０２．１０３．１．０！、 １０５．１
０６． ｌｏ’７゜１０８．１０９は第６図、第７図と
同じものである。
この回路は信号］０１の論理゛１＃に交互に対応した信
号１０”、１０Ｂにより回路１６．ｌ’ｉ’がそれぞれ
論理″１”の時にのみＯＮ”し、その時回路２０全通し
て回路１５に第７図の信号１０９に示したようなバイポ
ーラ信号が供給される。一方。
号１０”、１０Ｂにより回路１６．ｌ’ｉ’がそれぞれ
論理″１”の時にのみＯＮ”し、その時回路２０全通し
て回路１５に第７図の信号１０９に示したようなバイポ
ーラ信号が供給される。一方。
信号１０１の論理“Ｏ″′の時は信号］０４により回路
８．９が論理゛０”の時にのみＯＮ”ｊ、。
８．９が論理゛０”の時にのみＯＮ”ｊ、。
回路２０の２つの巻線全回路２６．２’７の整合用抵抗
により終端する。このような動作によりバイポーラ信号
１＋１”または°’−１”ｉｉ−送出している時は回路
１４により、またバイポーラ信号の０”を送出している
時は回路２６．２’ｊにより、回路１５の負荷とのイン
ピーダンス整合を常に実現することができる。
により終端する。このような動作によりバイポーラ信号
１＋１”または°’−１”ｉｉ−送出している時は回路
１４により、またバイポーラ信号の０”を送出している
時は回路２６．２’ｊにより、回路１５の負荷とのイン
ピーダンス整合を常に実現することができる。
以上説明したように本発明によれば負荷とのインピーダ
ンス整合が常に実現でき、信号送出回路における信号の
反射を抑圧す′ることにより、受信側への悪影響を除去
することができる。
ンス整合が常に実現でき、信号送出回路における信号の
反射を抑圧す′ることにより、受信側への悪影響を除去
することができる。
また、このような構成は単一電源で構成されているので
１Ｃ化にも適したものである。
１Ｃ化にも適したものである。
第１図は従来の伝送線路を説明する丸めの図。
第２図、第３図は本発明の適用対象とする伝送路の構成
を説明する丸めの図、第４図、第５図は本発明を適用し
ない場合の周波数の悪影響を説明するための図、第６図
は従来例、第７図は従来例の回路のタイムチャート、第
８図は従来例の等何回路、第９図は本発明の原理図、第
１０図は本発明の一実施例である。 ｌ 第１Ｏ図において、１６，１７，８．９はスイッチング
トランジスタ、１３，２６．２”は整合用抵抗、１５は
負荷回路である。 ２ ８１ 図 １べ 第２図 ノ２ 第３図 ブｕｔ ｆｕ２ 周波数第斗国 第 ５ 図 ２７ 第９図 （σ） ＼２０ 第１頁の続き ０発 明 者 笹用正明 横須賀車載１丁目２３５６番地日本 電信電話公社横須賀電気通信研 突所内 ■出 願 人 日本電信電話公社
を説明する丸めの図、第４図、第５図は本発明を適用し
ない場合の周波数の悪影響を説明するための図、第６図
は従来例、第７図は従来例の回路のタイムチャート、第
８図は従来例の等何回路、第９図は本発明の原理図、第
１０図は本発明の一実施例である。 ｌ 第１Ｏ図において、１６，１７，８．９はスイッチング
トランジスタ、１３，２６．２”は整合用抵抗、１５は
負荷回路である。 ２ ８１ 図 １べ 第２図 ノ２ 第３図 ブｕｔ ｆｕ２ 周波数第斗国 第 ５ 図 ２７ 第９図 （σ） ＼２０ 第１頁の続き ０発 明 者 笹用正明 横須賀車載１丁目２３５６番地日本 電信電話公社横須賀電気通信研 突所内 ■出 願 人 日本電信電話公社
Claims (1)
- 第１．第２の巻線のトランス結合によりパルス信号を送
出し、その出力インピーダンスが２である信号送出回路
において、該第１巻線の中点から抵抗を介して２つの閉
ループをつくるように構成するとともに、おのおのの閉
ループ中にスイッチ回路を設け、該パルス信号の不存在
時に該スイッチ回路會オンにすることによシ該信号送出
回路の出力インピーダンス２ｚとすること１に％徴とす
るパルス信号送出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10779181A JPS5951188B2 (ja) | 1981-07-10 | 1981-07-10 | パルス信号送出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10779181A JPS5951188B2 (ja) | 1981-07-10 | 1981-07-10 | パルス信号送出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS589458A true JPS589458A (ja) | 1983-01-19 |
| JPS5951188B2 JPS5951188B2 (ja) | 1984-12-12 |
Family
ID=14468114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10779181A Expired JPS5951188B2 (ja) | 1981-07-10 | 1981-07-10 | パルス信号送出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5951188B2 (ja) |
-
1981
- 1981-07-10 JP JP10779181A patent/JPS5951188B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5951188B2 (ja) | 1984-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5739707A (en) | Wave shaping transmit circuit | |
| EP1014615B1 (en) | Full duplex transmission | |
| US4270214A (en) | High impedance tap for tapped bus transmission systems | |
| US3048798A (en) | Directional coupler | |
| CA1090927A (en) | Analog signal summing conference circuit | |
| JPS589458A (ja) | パルス信号送出回路 | |
| JPS606141B2 (ja) | パルス信号送出回路 | |
| US4056695A (en) | Key telephone line circuit tone-on-hold arrangement | |
| US4065646A (en) | Power converter | |
| JPS5935224B2 (ja) | パルス信号送出回路 | |
| US4418249A (en) | Four-wire terminating circuit | |
| JPS60137139A (ja) | ハイブリツド回路 | |
| US5073762A (en) | Low frequency carrierband multi-port signal coupler | |
| US4620187A (en) | Transformer coupled, solid state communications line switch | |
| EP0460087B1 (en) | Star data network with logical ring function preferably using token access | |
| GB2025737A (en) | Arrangement for applying a signal to atransmission line | |
| JPS63502392A (ja) | 能動マイクロ波スイッチャ− | |
| JP3496072B2 (ja) | 送受信回路 | |
| JPS59500396A (ja) | 双方向二重ネツトワ−ク | |
| JPS60500233A (ja) | 遠隔通信端末 | |
| JPS6276828A (ja) | デジタル伝送通信方式 | |
| JPS6056343B2 (ja) | 廻り込み補償回路を付加したインピ−ダンス整合形二線伝送方式 | |
| JPS60203043A (ja) | 線路駆動回路 | |
| JPS5873256A (ja) | 送受信回路 | |
| JPH0652904B2 (ja) | 信号分岐方式 |