JPS606141B2 - パルス信号送出回路 - Google Patents
パルス信号送出回路Info
- Publication number
- JPS606141B2 JPS606141B2 JP10692581A JP10692581A JPS606141B2 JP S606141 B2 JPS606141 B2 JP S606141B2 JP 10692581 A JP10692581 A JP 10692581A JP 10692581 A JP10692581 A JP 10692581A JP S606141 B2 JPS606141 B2 JP S606141B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- switch
- line
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
- H04L25/4923—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Electronic Switches (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】
本発明はパルス債号送出回路に関するものであり、とく
に信号の存在不存在にか）わらず出力インピーダンスを
一定にし且つ信号の不存在時には低電力となるようなパ
ルス信号送出回路に関するものである。
に信号の存在不存在にか）わらず出力インピーダンスを
一定にし且つ信号の不存在時には低電力となるようなパ
ルス信号送出回路に関するものである。
近年、ＰＣＭ伝送が急速に実用化されてきている。
現在行なわれているＰＣＭ伝送は、第１図に示す通り信
号送出回路１と信号受信回路２が１対の線路３により結
合された形態である。
号送出回路１と信号受信回路２が１対の線路３により結
合された形態である。
これは、いわゆる局間伝送として新しく布設された線路
によって伝送されているものである。従って、第１図に
示した通り、信号送出回路１と信号受信回路２の間を結
ぶ線路３は途中で分岐した線路を有していないものであ
る。このような線路形態では、信号送出回路で仮にイン
ピーダンスマッチングがとれていなくとも、後に述べる
２次反射が生じる事が問題とはならず、線路の分岐に起
因する受信側への悪影響については考慮が払われていな
い。
によって伝送されているものである。従って、第１図に
示した通り、信号送出回路１と信号受信回路２の間を結
ぶ線路３は途中で分岐した線路を有していないものであ
る。このような線路形態では、信号送出回路で仮にイン
ピーダンスマッチングがとれていなくとも、後に述べる
２次反射が生じる事が問題とはならず、線路の分岐に起
因する受信側への悪影響については考慮が払われていな
い。
ところが、加入者と局の間の伝送路は将来加入者がどこ
に出現するかわからないという加入者系特有の問題があ
り、加入者の出現に対しすぐに接続できるよう線路の布
設段階であらかじめ線路を第２図のように枝分かれのあ
る線路として布設されている。第２図においては、１対
の線路３が線路５，７，８と接続されていく接点でそれ
ぞれ線路４，６，９と枝分かれしている状態を示す。
に出現するかわからないという加入者系特有の問題があ
り、加入者の出現に対しすぐに接続できるよう線路の布
設段階であらかじめ線路を第２図のように枝分かれのあ
る線路として布設されている。第２図においては、１対
の線路３が線路５，７，８と接続されていく接点でそれ
ぞれ線路４，６，９と枝分かれしている状態を示す。
第３図は第２図で示した線路に加入者が出現し、信号送
出回路と信号受信回路が接続された状態を示す。
出回路と信号受信回路が接続された状態を示す。
第３図において加入者が接線されなかった線路４．６，
９の線路３，５，７，８と接続されている反対側は通常
開放機となっており、信号の反射を生じる。したがって
信号送出回路１と信号受信回路２間の信号伝送という観
点から見ると、開放端を有する線路４，６，９は第４図
に示すように第３図の信号送出回路１から信号受信回路
２に至る線路の周波数特性の損失のピークｆＭ・，ｆＭ
２，………を生じる。第１のピークｆＭ，と開放端を有
する線路長ｉとの間にはｆＭ・＝で（し：信号速度）の
関係があることが知られており、開放端を有する線路長
１が長くなるとｆＭ・の周波数が低くなり、伝送帯城に
ｆＨ，が入ってくるため、信号受信回路２における線路
等化が困難になってくる。また開放端を有する線路数が
大きくなると各開放端を有する線路の損失が相加されさ
らに損失のピーク量が大きくなり、等化が困難となる。
ここで信号受信回路２における線路等化においては、通
常時間軸上の符号間干渉を最小にするよう等化を行う方
法を用いる。この時間放端を有する線路の符号間干渉に
与える影響は第５図に示すように主応答に対し同一磁性
の副応答として現われるので、この副応答が最４・とな
るよう線路等化を行うことになる。一方、信号送出回路
１が整合のとれない方式であると、信号送出回路１が接
続されている線路８が新たに開放端を有する線路となり
、他の開放端を有する線路による信号の反射成分の２次
反射を生じる線路として動作する。
９の線路３，５，７，８と接続されている反対側は通常
開放機となっており、信号の反射を生じる。したがって
信号送出回路１と信号受信回路２間の信号伝送という観
点から見ると、開放端を有する線路４，６，９は第４図
に示すように第３図の信号送出回路１から信号受信回路
２に至る線路の周波数特性の損失のピークｆＭ・，ｆＭ
２，………を生じる。第１のピークｆＭ，と開放端を有
する線路長ｉとの間にはｆＭ・＝で（し：信号速度）の
関係があることが知られており、開放端を有する線路長
１が長くなるとｆＭ・の周波数が低くなり、伝送帯城に
ｆＨ，が入ってくるため、信号受信回路２における線路
等化が困難になってくる。また開放端を有する線路数が
大きくなると各開放端を有する線路の損失が相加されさ
らに損失のピーク量が大きくなり、等化が困難となる。
ここで信号受信回路２における線路等化においては、通
常時間軸上の符号間干渉を最小にするよう等化を行う方
法を用いる。この時間放端を有する線路の符号間干渉に
与える影響は第５図に示すように主応答に対し同一磁性
の副応答として現われるので、この副応答が最４・とな
るよう線路等化を行うことになる。一方、信号送出回路
１が整合のとれない方式であると、信号送出回路１が接
続されている線路８が新たに開放端を有する線路となり
、他の開放端を有する線路による信号の反射成分の２次
反射を生じる線路として動作する。
したがって、信号送出回路１から信号受信回路２に至る
線路に新たに開放端を有する線路が付け加わった事にな
り、損失のピークの増大となるため信号受信回路２にお
ける線路等化がさらに困難となる。したがって信号受信
回路２における線路等化の困難さの軽減のため信号送出
回路１は信号反射のないインピーダンス整合のとれる方
式である必要がある。
線路に新たに開放端を有する線路が付け加わった事にな
り、損失のピークの増大となるため信号受信回路２にお
ける線路等化がさらに困難となる。したがって信号受信
回路２における線路等化の困難さの軽減のため信号送出
回路１は信号反射のないインピーダンス整合のとれる方
式である必要がある。
第６図に従来例を示す。
また、第７図は第６図に示した従来例の対応箇所の信号
のタイムチャートである。第６図において、回路１１，
１２はＯ型フリップフロツプ、回路１３はＮＡＮＤゲー
ト、回路１４，１５はＡＮＤゲート、回路１６，１７は
インバータゲート、回路１８，１９はスイッチングトラ
ンジスタ、回路２０，２１‘ま抵抗、回路２２は整合用
の抵抗、回路２３は単一電源でスイッチング形式の出力
回路とするため回路２２が接続される中点を持った出力
トランス、回路２４は負荷である。
のタイムチャートである。第６図において、回路１１，
１２はＯ型フリップフロツプ、回路１３はＮＡＮＤゲー
ト、回路１４，１５はＡＮＤゲート、回路１６，１７は
インバータゲート、回路１８，１９はスイッチングトラ
ンジスタ、回路２０，２１‘ま抵抗、回路２２は整合用
の抵抗、回路２３は単一電源でスイッチング形式の出力
回路とするため回路２２が接続される中点を持った出力
トランス、回路２４は負荷である。
第７図において信号ａ，ｂは回路１１の入力であり、信
号ａは入力データ、信号ｂはクロツクである。
号ａは入力データ、信号ｂはクロツクである。
信号ｃは回路１１の出力で信号ａが信号ｂによりサンプ
リングされたものである。信号ｄは回路１３の出力であ
り信号ｃと信号ｂの回路１６による反転信号とのＮＡＮ
Ｄをとったものであり、信号ｄの“０”レベルは信号ａ
の論理１に対応する。信号ｅ，ｆは信号ｄが回路１２に
より分周された出力である。信号ｇ，ｈは回路１４，１
５の出力で信号ａの論理１が信号ｇ，ｈに交互に出現す
る。この回路は信号ａの論理１に交互に対応した信号ｇ
，ｈにより回路１８，１９がそれぞれ論理１の時にのみ
‘‘○Ｎ’’し、その時回路２３を通して回路２４に第
７図の信号ｉに示したようなバィポーラ信号が供給され
る。
リングされたものである。信号ｄは回路１３の出力であ
り信号ｃと信号ｂの回路１６による反転信号とのＮＡＮ
Ｄをとったものであり、信号ｄの“０”レベルは信号ａ
の論理１に対応する。信号ｅ，ｆは信号ｄが回路１２に
より分周された出力である。信号ｇ，ｈは回路１４，１
５の出力で信号ａの論理１が信号ｇ，ｈに交互に出現す
る。この回路は信号ａの論理１に交互に対応した信号ｇ
，ｈにより回路１８，１９がそれぞれ論理１の時にのみ
‘‘○Ｎ’’し、その時回路２３を通して回路２４に第
７図の信号ｉに示したようなバィポーラ信号が供給され
る。
第６図の従来例においては出力回路の負荷との整合とい
う問題は、回路１８または１９が“ＯＮ’した時のみ回
路２２の抵抗Ｒにより回路２４の負荷孔との整合が実現
できるが、パルス信号の不存在時は整合がとれない。更
に、これを等価回路を用いて説明する。第８図は第６図
の実施例の出力回路部分の等価回路である。第８図にお
いて回路２２，２４，２３は第６図におけるものと同じ
である。
う問題は、回路１８または１９が“ＯＮ’した時のみ回
路２２の抵抗Ｒにより回路２４の負荷孔との整合が実現
できるが、パルス信号の不存在時は整合がとれない。更
に、これを等価回路を用いて説明する。第８図は第６図
の実施例の出力回路部分の等価回路である。第８図にお
いて回路２２，２４，２３は第６図におけるものと同じ
である。
回路２５は電源、回路２６，２７はスイッチであり、第
６図におけるスイッチングトランジスタ回路１８，１９
に対応する。
６図におけるスイッチングトランジスタ回路１８，１９
に対応する。
第８図においては回路２６または２７のスイッチが閉じ
ると回路２５の電源より電流が回路２２の抵抗回路２３
のトランスを通って流れる。この電流がトランス回路２
３の働きによって回路２４の負荷に電流を流す。第８図
においても注意すべきことは回路２６，２７が交互にス
イッチを閉じ、（バィポーラ信号の±１送出に対応）ま
た、回路２６，２７の両方共スイッチが閉じない（バィ
ポーラ信号の０送出に対応）事である。したがって、回
路２６または２７のスイッチが閉じた時この回路はイン
ピーダンス整合がとれるが、回路２６，２７のスイッチ
が両方共に閉じない時はインピーダンス整合がとれない
。
ると回路２５の電源より電流が回路２２の抵抗回路２３
のトランスを通って流れる。この電流がトランス回路２
３の働きによって回路２４の負荷に電流を流す。第８図
においても注意すべきことは回路２６，２７が交互にス
イッチを閉じ、（バィポーラ信号の±１送出に対応）ま
た、回路２６，２７の両方共スイッチが閉じない（バィ
ポーラ信号の０送出に対応）事である。したがって、回
路２６または２７のスイッチが閉じた時この回路はイン
ピーダンス整合がとれるが、回路２６，２７のスイッチ
が両方共に閉じない時はインピーダンス整合がとれない
。
以上のように従来の回路では負荷とのィンピ−ダンス整
合がとれない等の欠点があった。
合がとれない等の欠点があった。
本発明の目的は常にィンピ−ダンス整合がとれ、しかも
低電力化できるパルス肩号送出回路を提供することにあ
る。
低電力化できるパルス肩号送出回路を提供することにあ
る。
本発明によれば第１および第２のスイッチの接線点が電
源を介してトランス巻線の中点に接続される直列スイッ
チ回路と、該直列スイッチ回路の両端が該トランス巻線
を介して負荷に接続され、交互に入力される論理信号を
バィポーラ出力信号に変換するパルス信号送出回路にお
いて、前記第１および第２のスイッチと前記トランス巻
線との間にそれぞれ整合用抵抗を接続し、前記トランス
巻線の中点に第３のスイッチを介して電源を接続し、バ
ィポーラ信号の“十１”または“−１”を送出するとき
は前記第１または第２のスイッチの何れかが開き、前記
第３のスイッチは閉じ、バィポーラ信号の“０”を送出
するときは前記第１および第２のスイッチの両方を閉じ
、前記第３のスイッチを開くことを特徴とするパルス信
号送出回路が提案される。
源を介してトランス巻線の中点に接続される直列スイッ
チ回路と、該直列スイッチ回路の両端が該トランス巻線
を介して負荷に接続され、交互に入力される論理信号を
バィポーラ出力信号に変換するパルス信号送出回路にお
いて、前記第１および第２のスイッチと前記トランス巻
線との間にそれぞれ整合用抵抗を接続し、前記トランス
巻線の中点に第３のスイッチを介して電源を接続し、バ
ィポーラ信号の“十１”または“−１”を送出するとき
は前記第１または第２のスイッチの何れかが開き、前記
第３のスイッチは閉じ、バィポーラ信号の“０”を送出
するときは前記第１および第２のスイッチの両方を閉じ
、前記第３のスイッチを開くことを特徴とするパルス信
号送出回路が提案される。
以下本発明にか）るパルス信号送出回路の実施例につい
て詳細に説明する。
て詳細に説明する。
第９図は本発明を説明するための原理図、第１０図は本
発明の１実施例である。
発明の１実施例である。
第９図ａ，ｂにおいて回路２３および２４は第６図およ
び第８図で述べたものと同様である。
び第８図で述べたものと同様である。
回路２５，２６，２７は第８図のものと同じものである
。回路３１は付加されたスイッチング回路、回路３２，
３３は整合用抵抗である。第９図ａはバィポーラ信号の
“十１”または“一１”送出の状態を示し、回路２６ま
たは２７の何れかが開き回路３１は閉じている。
。回路３１は付加されたスイッチング回路、回路３２，
３３は整合用抵抗である。第９図ａはバィポーラ信号の
“十１”または“一１”送出の状態を示し、回路２６ま
たは２７の何れかが開き回路３１は閉じている。
このとき回路２５より回賂２３のトランス、回路３２ま
たは３３と電流が流れ回路２４の負荷ＺＬに電流を供給
すると同時に回路３２または３３の整合抵抗により回路
２４の負荷ＺＬとの間のインピーダンス整合を実現して
いる。第９図ｂはバィポーラ信号の“０”送出の状態を
示し、回路２６，２７は両方共閉じており回路３１は開
いている。
たは３３と電流が流れ回路２４の負荷ＺＬに電流を供給
すると同時に回路３２または３３の整合抵抗により回路
２４の負荷ＺＬとの間のインピーダンス整合を実現して
いる。第９図ｂはバィポーラ信号の“０”送出の状態を
示し、回路２６，２７は両方共閉じており回路３１は開
いている。
このとき回路２３の出力トランスの第１の巻線と回路３
２，３３の整合抵抗により終端これ回路２４の負荷ＺＬ
とのインピーダンス整合を実現するとともに回路３１の
開放により開ループへの電流の供聯合をやめ低電力化を
実現している。第１０図は第９図の原理図を出力回路に
実現したものであり本発明の１実施例である。
２，３３の整合抵抗により終端これ回路２４の負荷ＺＬ
とのインピーダンス整合を実現するとともに回路３１の
開放により開ループへの電流の供聯合をやめ低電力化を
実現している。第１０図は第９図の原理図を出力回路に
実現したものであり本発明の１実施例である。
第１１図はそのタイムチャートである。第１０図におい
て回路１１，１２，１３，１６，１７と回路１８，１９
，２０，２１，２３，２４は第６図と同じものである。
回路１４，１５はＮＡＮＤゲート、回路３４は第９図の
スイッチ回路３１に対応するスイッチングトランジスタ
、回路３２，３３は第９図と同じ整合抵抗、回路３５は
抵抗である。第１０図および第１１図の信号ａ，ｂ，ｃ
，ｄ，ｅ，ｆは第６図および第７図と同じものである。
て回路１１，１２，１３，１６，１７と回路１８，１９
，２０，２１，２３，２４は第６図と同じものである。
回路１４，１５はＮＡＮＤゲート、回路３４は第９図の
スイッチ回路３１に対応するスイッチングトランジスタ
、回路３２，３３は第９図と同じ整合抵抗、回路３５は
抵抗である。第１０図および第１１図の信号ａ，ｂ，ｃ
，ｄ，ｅ，ｆは第６図および第７図と同じものである。
この回路は信号ａの論理“１”に対応した信号ｇ’，ｈ
′により回路１８，１９がそれぞれ論理“１”のときの
みオフし、そのとき回路２３を通して回路２４に第１１
図の信号ｉ′に示したようなバィポーラ信号が供Ｖ給さ
れる。一方信号ａの論理“０”のときは信号ｇ，ｈ′に
より回路１８，１９がともにオンしていて回路２３の２
つの巻線を回路３２，３３の整合抵抗により終端し信号
ｄにより回路３４が論理“０”のときのみオフする。こ
のような動作によりバイポーラ信号“＋１”または“Ｍ
Ｉ”を送出しているときは回路３２または３３によりま
たバィポーラ信号“０”を送出しているときは回路３２
，３３により回路２４とのインピーダンス整合を常に実
現することができ、バィポーラ信号の“０”を送出して
いるときは回路３４により低電力化が可能である。以上
詳細に説明したように本発明によれば負荷とのインピー
ダンス整合が常に実現でき信号送出回路における信号の
反射を抑圧することにより受信側への悪影響を除去する
ことができ低電力化できる。
′により回路１８，１９がそれぞれ論理“１”のときの
みオフし、そのとき回路２３を通して回路２４に第１１
図の信号ｉ′に示したようなバィポーラ信号が供Ｖ給さ
れる。一方信号ａの論理“０”のときは信号ｇ，ｈ′に
より回路１８，１９がともにオンしていて回路２３の２
つの巻線を回路３２，３３の整合抵抗により終端し信号
ｄにより回路３４が論理“０”のときのみオフする。こ
のような動作によりバイポーラ信号“＋１”または“Ｍ
Ｉ”を送出しているときは回路３２または３３によりま
たバィポーラ信号“０”を送出しているときは回路３２
，３３により回路２４とのインピーダンス整合を常に実
現することができ、バィポーラ信号の“０”を送出して
いるときは回路３４により低電力化が可能である。以上
詳細に説明したように本発明によれば負荷とのインピー
ダンス整合が常に実現でき信号送出回路における信号の
反射を抑圧することにより受信側への悪影響を除去する
ことができ低電力化できる。
またこのような構成は単一電源で構成でき集積回路（Ｉ
Ｃ）化にも通したものである。
Ｃ）化にも通したものである。
第１図は従来の伝送線路を説明するための図、第２図お
よび第３図は本発明の適用対象となる伝送線路の構成を
説明する図、第４図および第５図は本発明を適用しない
場合の周波数の悪影響を説明するための図、第６図は従
来のパルス信号送出回路の１例の回路図、第７図は第６
図の回路の動作を示すタイムチャ−ト、第８図は第６図
の回路の要部の等価回路、第９図は本発明の回路の要部
の原理図、第１０図は本発明にか）るパルス信号送出回
路の１実施例の回路図、第１１図は第１０図の回路の動
作を示すタイムチャートである。 第１０図において、１８，１９および３４はスイッチン
グトランジスタ、３２および３３は整合抵抗、２４‘ま
負荷回路である。第１図 第２図 第３図 第４図 第５図 第６図 第８図 第７図 第９図 第１０図 第１１図
よび第３図は本発明の適用対象となる伝送線路の構成を
説明する図、第４図および第５図は本発明を適用しない
場合の周波数の悪影響を説明するための図、第６図は従
来のパルス信号送出回路の１例の回路図、第７図は第６
図の回路の動作を示すタイムチャ−ト、第８図は第６図
の回路の要部の等価回路、第９図は本発明の回路の要部
の原理図、第１０図は本発明にか）るパルス信号送出回
路の１実施例の回路図、第１１図は第１０図の回路の動
作を示すタイムチャートである。 第１０図において、１８，１９および３４はスイッチン
グトランジスタ、３２および３３は整合抵抗、２４‘ま
負荷回路である。第１図 第２図 第３図 第４図 第５図 第６図 第８図 第７図 第９図 第１０図 第１１図
Claims (1)
- １ 第１および第２のスイツチの接続点が電源を介して
トランス巻線の中点に接続される直列スイツチ回路と、
該直列スイツチ回路の両端が該トランス巻線を介して負
荷に接続され、交互に入力される論理信号をバイポーラ
出力信号に変換するパルス信号送出回路において、前記
第１および第２のスイツチと前記トランス巻線との間に
それぞれ整合用抵抗を接続し、前記トランス巻線の中点
に第３のスイツチを介して電源を接続し、バイポーラ信
号の“＋１”または“−１”を送出するときは前記第１
または第２のスイツチの何れかが開き、前記第３のスイ
ツチは閉じ、バイポーラ信号の“０”を送出するときは
前記第１および第２のスイツチの両方を閉じ、前記第３
のスイツチを開くことを特徴とするパルス信号送出回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10692581A JPS606141B2 (ja) | 1981-07-10 | 1981-07-10 | パルス信号送出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10692581A JPS606141B2 (ja) | 1981-07-10 | 1981-07-10 | パルス信号送出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS589457A JPS589457A (ja) | 1983-01-19 |
| JPS606141B2 true JPS606141B2 (ja) | 1985-02-15 |
Family
ID=14445985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10692581A Expired JPS606141B2 (ja) | 1981-07-10 | 1981-07-10 | パルス信号送出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS606141B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6238642U (ja) * | 1985-08-26 | 1987-03-07 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6383814U (ja) * | 1986-11-18 | 1988-06-01 | ||
| JP2714123B2 (ja) * | 1989-04-13 | 1998-02-16 | 株式会社東芝 | 伝送ラインドライブ装置 |
| JPH03118012U (ja) * | 1990-03-16 | 1991-12-05 |
-
1981
- 1981-07-10 JP JP10692581A patent/JPS606141B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6238642U (ja) * | 1985-08-26 | 1987-03-07 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS589457A (ja) | 1983-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5739707A (en) | Wave shaping transmit circuit | |
| US5485458A (en) | Bus interconnect circuit including port control logic for a multiple node communication network | |
| JP2002204272A (ja) | 信号伝送装置および信号伝送システム | |
| GB2277216A (en) | Output drivers in high frequency circuits | |
| JPS606141B2 (ja) | パルス信号送出回路 | |
| GB1388318A (en) | Networks | |
| US3048798A (en) | Directional coupler | |
| CA2078736A1 (en) | Broadband microstrip to slotline transition | |
| WO1999033174A1 (en) | Transmission circuit having an inductor-assisted termination | |
| EP0098066B1 (en) | A data transmission system | |
| CA1202382A (en) | Hybrid circuit | |
| JPS5935224B2 (ja) | パルス信号送出回路 | |
| EP0836302A3 (en) | Communication system having a closed loop bus structure | |
| JPS589458A (ja) | パルス信号送出回路 | |
| US5073762A (en) | Low frequency carrierband multi-port signal coupler | |
| JP3496072B2 (ja) | 送受信回路 | |
| JPS63502392A (ja) | 能動マイクロ波スイッチャ− | |
| US4620187A (en) | Transformer coupled, solid state communications line switch | |
| JPH0373187B2 (ja) | ||
| JPS584349Y2 (ja) | ４線−２線変換回路 | |
| JPS5873256A (ja) | 送受信回路 | |
| JPH088978A (ja) | 信号伝送回路 | |
| JPS60124123A (ja) | ジヨセフソンドライバ回路 | |
| JPS6149541A (ja) | バイポ−ラ信号送受信回路 | |
| JPS5838050A (ja) | パルス信号送出回路 |