JPS6149541A - バイポ−ラ信号送受信回路 - Google Patents
バイポ−ラ信号送受信回路Info
- Publication number
- JPS6149541A JPS6149541A JP17175784A JP17175784A JPS6149541A JP S6149541 A JPS6149541 A JP S6149541A JP 17175784 A JP17175784 A JP 17175784A JP 17175784 A JP17175784 A JP 17175784A JP S6149541 A JPS6149541 A JP S6149541A
- Authority
- JP
- Japan
- Prior art keywords
- transmitting
- circuit
- receiving circuit
- receiving
- winding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
- H04L5/1407—Artificial lines or their setting
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はブリジッドタップのない１ｆｆｌ信回綿に接続
されるバイポーラ信号送受信回路に関する。
されるバイポーラ信号送受信回路に関する。
電話交換網がディジタル化されるにつれて電話加入者線
も従来のアナログ形式からディジタル形式に変更されつ
つある。その加入者線にシ：Ｌ同一加入者線に多数の電
話機を接続するためのブリジッドタップが設けられてい
る。
も従来のアナログ形式からディジタル形式に変更されつ
つある。その加入者線にシ：Ｌ同一加入者線に多数の電
話機を接続するためのブリジッドタップが設けられてい
る。
そのような加入者線に接続されるバイポーラ信号送受信
回路はずべてのディジクル送受信状態において加入者線
とのインピーダンスマツチングがとれるように構成され
ている。それはインピーダンスマツチングをとらないと
、反射が生し、伝送信号波形に歪が生し、信号伝送に支
障を未ずからである。又、この柱回路の集積化が進めら
れている。
回路はずべてのディジクル送受信状態において加入者線
とのインピーダンスマツチングがとれるように構成され
ている。それはインピーダンスマツチングをとらないと
、反射が生し、伝送信号波形に歪が生し、信号伝送に支
障を未ずからである。又、この柱回路の集積化が進めら
れている。
即ち、従来のバイポーラ信号送受信回路は第２図に示す
ように構成され、その送信回路ａから信号゛°１” （
第３図の波形の上方に示す。）を送信ずイ）時には、ア
ナし！グスイノチへＳＷ１．ＡＳＷ２をオフにさ（！（
第３図の信号５ＤＯＮ、５ＤＯＰ参照）、抵抗Ｒ１にて
加入者線すとのインピーダンスマツチングをとる。又、
信号“０”を送信する時及び受信モードの時には、アナ
ログスイッチ八ＳＷＩ、 ΔＳＷ２をオンにして抵抗Ｒ
２，Ｒ３にて加入者線すとインピーダンスマツチングを
とって終α１！１する。
ように構成され、その送信回路ａから信号゛°１” （
第３図の波形の上方に示す。）を送信ずイ）時には、ア
ナし！グスイノチへＳＷ１．ＡＳＷ２をオフにさ（！（
第３図の信号５ＤＯＮ、５ＤＯＰ参照）、抵抗Ｒ１にて
加入者線すとのインピーダンスマツチングをとる。又、
信号“０”を送信する時及び受信モードの時には、アナ
ログスイッチ八ＳＷＩ、 ΔＳＷ２をオンにして抵抗Ｒ
２，Ｒ３にて加入者線すとインピーダンスマツチングを
とって終α１！１する。
上述のように、すべでの信号状態において加入者線との
インピーダンスマツチングをとるのに用いられるアナロ
グスイッチは、そのオン抵抗値が終端抵抗Ｒ２，Ｒ２の
抵抗値に対し無視し得るほど小さくない。従って、受信
出力ＲＤ＋、ＲＤ−はそれら抵抗値によって決まる稙た
り分圧されて低振幅化してしまう。又、アナログスイッ
チはその抵抗値が入力信号の振幅によって変化するとい
う好ましくない特性を有する。更には、ＬＳＩの中に高
品質アナログスイッチを集積化することが困ケ１（であ
る現状においては、バイポーラ信号送受信回路に用いら
れるアナログスイッチ６才そのハーイボーラア、ナログ
ＬＳＩ化の障害となっている。
インピーダンスマツチングをとるのに用いられるアナロ
グスイッチは、そのオン抵抗値が終端抵抗Ｒ２，Ｒ２の
抵抗値に対し無視し得るほど小さくない。従って、受信
出力ＲＤ＋、ＲＤ−はそれら抵抗値によって決まる稙た
り分圧されて低振幅化してしまう。又、アナログスイッ
チはその抵抗値が入力信号の振幅によって変化するとい
う好ましくない特性を有する。更には、ＬＳＩの中に高
品質アナログスイッチを集積化することが困ケ１（であ
る現状においては、バイポーラ信号送受信回路に用いら
れるアナログスイッチ６才そのハーイボーラア、ナログ
ＬＳＩ化の障害となっている。
本発明は上述問題点を可及的に１９Ｔ法しく４ｊるバイ
ポーラ信号送受信回路を提供するもので、その手段はプ
リジッドタップのない通信回線がトランスを介して結合
される送信回路及び受信回路を有するバイポーラ送受信
回路において、前記通信回線との受信用インピーダンス
マツチング抵抗を前記送信回路及び受信回路に配分設置
して受信時に前記通信回線とのインピーダンスマツチン
グをとるように構成したものである。
ポーラ信号送受信回路を提供するもので、その手段はプ
リジッドタップのない通信回線がトランスを介して結合
される送信回路及び受信回路を有するバイポーラ送受信
回路において、前記通信回線との受信用インピーダンス
マツチング抵抗を前記送信回路及び受信回路に配分設置
して受信時に前記通信回線とのインピーダンスマツチン
グをとるように構成したものである。
本発明回路によれば、その回路が接続される通信回線は
プリジッドタップのない通信回線とされ、ハイボー・ン
信号送受信回路の送信回路及び受信回路に受信１４のイ
ンピーダンスマツチング抵抗を配分設置して３ｍ信回線
の終端を行なって受信時の反則発生を防止し、又送信回
路に配分設置された抵抗にＪり送信時に生ずるミスマツ
チング状態からマツチング状態への移行過程における送
信信号中のリンギングを抑圧する。
プリジッドタップのない通信回線とされ、ハイボー・ン
信号送受信回路の送信回路及び受信回路に受信１４のイ
ンピーダンスマツチング抵抗を配分設置して３ｍ信回線
の終端を行なって受信時の反則発生を防止し、又送信回
路に配分設置された抵抗にＪり送信時に生ずるミスマツ
チング状態からマツチング状態への移行過程における送
信信号中のリンギングを抑圧する。
このような作用効果を生しさゼるのに従来のようン；（
アリ・Ｌ＋クスイノチを一切１．Ｊｊ用していないから
、アナ！］クス・ｆノ千から生起する不具合を一掃ＬＡ
写る。
アリ・Ｌ＋クスイノチを一切１．Ｊｊ用していないから
、アナ！］クス・ｆノ千から生起する不具合を一掃ＬＡ
写る。
［実施例］
Ｊり下、ｇ： （４’ １３１面を参ｐ？、ｉ Ｌなが
ら、本発明の詳細な説明する。
ら、本発明の詳細な説明する。
第１図は本発明の一実施例を示す。この図において、１
はバイポーラ信号送受信回路であり、この回路はフリソ
ソ１”クノブのない加入者線２にトランス３を介して送
信回路４及び受信回路５が結合されて構成されている。
はバイポーラ信号送受信回路であり、この回路はフリソ
ソ１”クノブのない加入者線２にトランス３を介して送
信回路４及び受信回路５が結合されて構成されている。
トランス３０線路巻線３Ｑは加入者線２に接続され、送
信を線３．は送信回路４に接続されその中間タップ３Ｉ
は電源十■、に接続されている。又、受信を線３「は受
信回路５に接続されている。これら３つの巻線の巻数は
線路巻線３ｅの巻数を１としたとき、ｊス侶巻線３．の
一端から中間タップ３Ｉまでの巻数及び中間タップ３ｔ
から他端までの巻数をｍと為し、受信巻線３ｒの巻数を
’ｌ ｒ＋と為している。
信を線３．は送信回路４に接続されその中間タップ３Ｉ
は電源十■、に接続されている。又、受信を線３「は受
信回路５に接続されている。これら３つの巻線の巻数は
線路巻線３ｅの巻数を１としたとき、ｊス侶巻線３．の
一端から中間タップ３Ｉまでの巻数及び中間タップ３ｔ
から他端までの巻数をｍと為し、受信巻線３ｒの巻数を
’ｌ ｒ＋と為している。
送信回路４は送信巻線３．の両端に抵抗１０が接続され
ると共に、夫々のコレクタを送信巻線３゜の対応する巻
線端に接続しエミノク同士を接続して基準電位、例えば
アース電位に接続したＮＰＮ型１−ランジスクロ、７が
送信巻線３．の両端に接続され、そしてトランジスタ６
．７のヘースに各別の抵抗８．９を介して信号ＳＤ＋、
ＳＤ−が供給されるようにして構成されている。この回
路４の抵抗１０の抵抗値Ｒｌは加入省線２の動性インピ
ーダンスをＺとしたとき８ｍ２Ｚの値とされる。
ると共に、夫々のコレクタを送信巻線３゜の対応する巻
線端に接続しエミノク同士を接続して基準電位、例えば
アース電位に接続したＮＰＮ型１−ランジスクロ、７が
送信巻線３．の両端に接続され、そしてトランジスタ６
．７のヘースに各別の抵抗８．９を介して信号ＳＤ＋、
ＳＤ−が供給されるようにして構成されている。この回
路４の抵抗１０の抵抗値Ｒｌは加入省線２の動性インピ
ーダンスをＺとしたとき８ｍ２Ｚの値とされる。
なお、信号ＳＤ＋、ＳＤ−のタイムチャートは第３図と
同じである。
同じである。
・−二倍回’＋Ｉ８５１１受飴企線３．の両６ＨＨ＋に
抵抗１１゜ｌ ｔ）、Ｇ−直り１月）エキ１°、シ１１
一つご；ｈ、 、′−、両１１１．抗のＮｉｌ ４’；
ｅ点を占（１１電位、例えＬＳＩアー；７、電位に１８
続し１、上記両錯１から受（１）出力１３号Ｒｌ）→、
ｌン１〕−を１１２り出ずようにして柘成さ１１゛（い
る。抵抗１１．１２の抵抗値Ｒ２、ｌ？３は加入：ｆ＃
綿２の′１）性インピーダンスをＺとしたとき４ｎ２
Ｚの値とされる。
抵抗１１゜ｌ ｔ）、Ｇ−直り１月）エキ１°、シ１１
一つご；ｈ、 、′−、両１１１．抗のＮｉｌ ４’；
ｅ点を占（１１電位、例えＬＳＩアー；７、電位に１８
続し１、上記両錯１から受（１）出力１３号Ｒｌ）→、
ｌン１〕−を１１２り出ずようにして柘成さ１１゛（い
る。抵抗１１．１２の抵抗値Ｒ２、ｌ？３は加入：ｆ＃
綿２の′１）性インピーダンスをＺとしたとき４ｎ２
Ｚの値とされる。
このよ・）に）１１１成さ１１．るハ・１ボーＳ）信υ
送受信回路Ｉが受（ｔＡ′ｌｌ： −ｆにある場合には
、信号ＳＤ＋。
送受信回路Ｉが受（ｔＡ′ｌｌ： −ｆにある場合には
、信号ＳＤ＋。
３１）−は第３図に示すように低し−・ルにあるから、
Ｉ・ランジスタロ、７はオフにある。従って、加入者線
２は抵抗１０．１１．１２によって終端されイ１゜その
終端インピータンスは となって、加入者線２の特性インピーダンスに等Ｌ７＜
、受信時でのインピーダンスマツチングがとれている。
Ｉ・ランジスタロ、７はオフにある。従って、加入者線
２は抵抗１０．１１．１２によって終端されイ１゜その
終端インピータンスは となって、加入者線２の特性インピーダンスに等Ｌ７＜
、受信時でのインピーダンスマツチングがとれている。
又、加入者線２にはプリジッドタップが設りられていな
いことから、送信回路４を介して信号“１゛を送信する
時には、そのｉ−ライブインピーダンスは低い値とな、
ている故、ミスマツチング状態とはなるが、然したる問
題は生じない。そして、信号“０゛′の送信に入ると、
上述のミスマツチング状態から受信モードと同様のマノ
ナング状態へ移行する。その際に住する逆起電力Ｉｔ低
抵抗０を介して吸収されるから、送信信号の後れ部に生
せんとするリンギングを十分に抑圧し、ｉ！７るごとに
なる。
いことから、送信回路４を介して信号“１゛を送信する
時には、そのｉ−ライブインピーダンスは低い値とな、
ている故、ミスマツチング状態とはなるが、然したる問
題は生じない。そして、信号“０゛′の送信に入ると、
上述のミスマツチング状態から受信モードと同様のマノ
ナング状態へ移行する。その際に住する逆起電力Ｉｔ低
抵抗０を介して吸収されるから、送信信号の後れ部に生
せんとするリンギングを十分に抑圧し、ｉ！７るごとに
なる。
なお、本発明の要旨からして上記実施例に示す具体的な
一構成例にのみ、本発明が制限されるものではなく、そ
の範囲内で取り（Ｍる他の構成を本発明は排除するもの
ではない。
一構成例にのみ、本発明が制限されるものではなく、そ
の範囲内で取り（Ｍる他の構成を本発明は排除するもの
ではない。
以上述べたように、本発明によれば、
■通信回線にプリジットタップがないという条件の下で
、従来のようなアナログスイッチを用いることなく、は
ぼ同等のインピーダンスマツチングを生ぜしめ得、 ■これにより、アナログスイッチの使用から生ずる不具
合、とりねり集積化の障害を排除し、このＩ・Ｆ回路の
ＬＳＩ化のｆＩＣ進に寄与し得る、等の効果が？ηられ
る。
、従来のようなアナログスイッチを用いることなく、は
ぼ同等のインピーダンスマツチングを生ぜしめ得、 ■これにより、アナログスイッチの使用から生ずる不具
合、とりねり集積化の障害を排除し、このＩ・Ｆ回路の
ＬＳＩ化のｆＩＣ進に寄与し得る、等の効果が？ηられ
る。
４、ＰＩ面の節０゛色な説明
第１図は本発明の−・実施例を示す図、第２図は加入省
線にプリジットタップがある場合における従；（？バイ
ポーラ信号送受信回路を示す図、第３図は第２図回路の
動作説明のためのタイムチャートである。
線にプリジットタップがある場合における従；（？バイ
ポーラ信号送受信回路を示す図、第３図は第２図回路の
動作説明のためのタイムチャートである。
図中、１はバイポーラ信号送受信回路、２は加入者わｃ
、、 ３ ＬＳＩ： ｌ・ランス、４は送信回路、５は
受信回路、６．７はＮＰＮ型トランンスタ、８，９゜１
０．１１．１２は抵抗である。
、、 ３ ＬＳＩ： ｌ・ランス、４は送信回路、５は
受信回路、６．７はＮＰＮ型トランンスタ、８，９゜１
０．１１．１２は抵抗である。
第１図
Claims (2)
- （１）ブリジッドタップのない通信回線がトランスを介
して結合される送信回路及び受信回路を有するバイポー
ラ信号送受信回路において、前記通信回線との受信用イ
ンピーダンスマッチング抵抗を前記送信回路及び受信回
路の終端可能な回路部に配分設置して構成したことを特
徴とするバイポーラ信号送受信回路。 - （２）前記受信用インピーダンスマッチング抵抗のうち
前記送信回路に設けられる抵抗は前記トランスの送信巻
線に並列に接続されその抵抗値は８ｍ＾２Ｚとされ、前
記受信回路に設けられる抵抗は前記トランスの受信巻線
に並列に接続された直列接続の２個の抵抗でこれら両抵
抗間の接続点を基準電位に接続しており、前記２個の抵
抗の抵抗値はいずれも４ｎ＾２Ｚとされた（但し、Ｚは
通信回線の特性インピーダンス、ｍ及びｎは夫々、前記
トランスの線路巻線の巻数を１としたとき前記トランス
の送信巻線中間タップから各巻線端までの巻数及び前記
トランスの受信巻線の巻数の２分の１の値である。）こ
とを特徴とする特許請求の範囲第１項記載のバイポーラ
信号送受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17175784A JPS6149541A (ja) | 1984-08-18 | 1984-08-18 | バイポ−ラ信号送受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17175784A JPS6149541A (ja) | 1984-08-18 | 1984-08-18 | バイポ−ラ信号送受信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6149541A true JPS6149541A (ja) | 1986-03-11 |
| JPH0369465B2 JPH0369465B2 (ja) | 1991-11-01 |
Family
ID=15929115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17175784A Granted JPS6149541A (ja) | 1984-08-18 | 1984-08-18 | バイポ−ラ信号送受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6149541A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02500155A (ja) * | 1987-07-07 | 1990-01-18 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 情報の導電分離伝送用装置 |
-
1984
- 1984-08-18 JP JP17175784A patent/JPS6149541A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02500155A (ja) * | 1987-07-07 | 1990-01-18 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 情報の導電分離伝送用装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0369465B2 (ja) | 1991-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5822426A (en) | Balanced hybrid circuit | |
| WO1995034152A1 (en) | Vehicle communications network transceiver, ground translation circuit therefor | |
| JPH0823354A (ja) | 信号入出力装置 | |
| CN1025270C (zh) | 线路接口电路 | |
| US6760434B1 (en) | Dual impedance hybrid | |
| US6944239B2 (en) | CMOS receiver for simultaneous bi-directional links | |
| JPS6149541A (ja) | バイポ−ラ信号送受信回路 | |
| US3987254A (en) | Transformerless amplification circuitry for telecommunication system | |
| JP3496072B2 (ja) | 送受信回路 | |
| JPH0327141B2 (ja) | ||
| TW584993B (en) | Echo cancelling arrangement | |
| US20230246661A1 (en) | Simultaneous Bi-directional Hybrid Transceiver for Single-Ended Voltage Mode Signaling | |
| US3413413A (en) | Switching arrangement for the transmission of direct current telegraph signal units | |
| CN2149733Y (zh) | 一种两输入阻抗电话交换机接口部件 | |
| JP2780363B2 (ja) | ハイブリッド回路 | |
| KR960010068Y1 (ko) | 전화기의 송수화 회로 | |
| JP2002100942A (ja) | 低電圧広帯域回線ドライバ | |
| KR100311219B1 (ko) | 트랜스하이브리드 손실성능이 향상된 전자식 하이브리드회로 | |
| JPH11284670A (ja) | バイポーラ信号送受信装置 | |
| JPS61141258A (ja) | 電子化給電回路 | |
| JPH04274621A (ja) | マイクロ波送受信装置 | |
| JPH07264247A (ja) | パルス送信回路 | |
| JPS6056343B2 (ja) | 廻り込み補償回路を付加したインピ−ダンス整合形二線伝送方式 | |
| JP2002185261A (ja) | 増幅装置 | |
| JPH07107121A (ja) | デジタル通信装置 |