JPS5838050A - パルス信号送出回路 - Google Patents
パルス信号送出回路Info
- Publication number
- JPS5838050A JPS5838050A JP13558381A JP13558381A JPS5838050A JP S5838050 A JPS5838050 A JP S5838050A JP 13558381 A JP13558381 A JP 13558381A JP 13558381 A JP13558381 A JP 13558381A JP S5838050 A JPS5838050 A JP S5838050A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- pulse signal
- trs
- resistor
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
- H04L25/4923—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ｔ４ルス信号送出回踏に関するものであル、
特にΔルス信号送出時における消費電力を軽減したパル
ス信号逸出囲路に関する。
特にΔルス信号送出時における消費電力を軽減したパル
ス信号逸出囲路に関する。
データ過信Ｖステムに訃ける端末装置等の出力回路に設
けられるパルス信号送出回路としては従来第１図のよう
なものが知られている一第１図において、１１．１！Ｓ
、１６は抵抗、１２紘負荷閏賂、１３．１４は整合用抵
抗、２０は出カド２ンス、２１，２２はスイッチングト
ランジスタである。またｊ１２図は第１図の回路の各部
の波形を示し、信号ａ、ｂはスイッチングトランジスタ
２１．２２を動作させるための信号、信号Ｃはパイポー
ラ出力である。
けられるパルス信号送出回路としては従来第１図のよう
なものが知られている一第１図において、１１．１！Ｓ
、１６は抵抗、１２紘負荷閏賂、１３．１４は整合用抵
抗、２０は出カド２ンス、２１，２２はスイッチングト
ランジスタである。またｊ１２図は第１図の回路の各部
の波形を示し、信号ａ、ｂはスイッチングトランジスタ
２１．２２を動作させるための信号、信号Ｃはパイポー
ラ出力である。
落１図の回路は、信号＆またはｂによル、スイッチング
トランジスタ２１または２２が論１１１すなわち高しペ
ｋＯ時のみ導通し、出力トランス２０會通して負ＩＩｔ
Ｑ路１８に第２図Ｏ偏号Ｏに示したようなパイＩ−２信
号が供給される。
トランジスタ２１または２２が論１１１すなわち高しペ
ｋＯ時のみ導通し、出力トランス２０會通して負ＩＩｔ
Ｑ路１８に第２図Ｏ偏号Ｏに示したようなパイＩ−２信
号が供給される。
ところが第１図Ｏ従来例においては、負荷回路１２Ｆｃ
＠＋１’または’＝ｌ”が送出されている時にそれとは
別に葺合用抵抗１３また拡１４を遍して不必要な電流が
流れるという不都合がｔつ九。
＠＋１’または’＝ｌ”が送出されている時にそれとは
別に葺合用抵抗１３また拡１４を遍して不必要な電流が
流れるという不都合がｔつ九。
とれを等価−ｗＩを用いて説明する。
ＩＩｓｌｉｉｇは第１図Ｏ等価圓賂であ・る、第３−に
おいて、（ロ）路３１，３２はスイッチであハ第１図に
おけるヌイッテンダトツンジスメ２１．２２に対応すみ
、その他の部分は９ｇ１図のものと同じである。第３図
において紘スイッチ３１または３２が閉じると抵抗１４
また唸１Ｂ出カドランス２０および抵硫ｌｌ＊過ってｔ
ｍが流れ石、この電流が出力トランス２００働１によっ
て負＃１２に電＃ｌＡを流す、ｇｓ−においても注意す
べ亀ことは１スイツチ３１または３２が閉じた時に上記
電流とは別に抵抗１３壜たｄ１４を通してスイッチａｌ
ｔたは３２へと肯カパルスに関係のない不必要な電流が
流れることである０例えば、スイッチ３１が閉じた時に
抵抗１４の他に抵抗１３からもスイッチ３１に電流が流
れることになる。すなわち従来の回路では、必要以外の
電流を消費する欠点があった。
おいて、（ロ）路３１，３２はスイッチであハ第１図に
おけるヌイッテンダトツンジスメ２１．２２に対応すみ
、その他の部分は９ｇ１図のものと同じである。第３図
において紘スイッチ３１または３２が閉じると抵抗１４
また唸１Ｂ出カドランス２０および抵硫ｌｌ＊過ってｔ
ｍが流れ石、この電流が出力トランス２００働１によっ
て負＃１２に電＃ｌＡを流す、ｇｓ−においても注意す
べ亀ことは１スイツチ３１または３２が閉じた時に上記
電流とは別に抵抗１３壜たｄ１４を通してスイッチａｌ
ｔたは３２へと肯カパルスに関係のない不必要な電流が
流れることである０例えば、スイッチ３１が閉じた時に
抵抗１４の他に抵抗１３からもスイッチ３１に電流が流
れることになる。すなわち従来の回路では、必要以外の
電流を消費する欠点があった。
本発明の目的は、前述の従来形における問題点にかんが
みパルス信号送出回路において、出力トランスの１次側
両燗に整合用′抵抗を介してそれぞれ１対ずつのスイッ
チ回路を接続するという構想にもとづ皇、パルス信号の
有無にかかわらず常にインピーダンス整合ｔとることを
可能にし、しか％Ａパルス信号存在時の不必要な電流を
抑えて信号送出時の消費電力を軽減することにある。
みパルス信号送出回路において、出力トランスの１次側
両燗に整合用′抵抗を介してそれぞれ１対ずつのスイッ
チ回路を接続するという構想にもとづ皇、パルス信号の
有無にかかわらず常にインピーダンス整合ｔとることを
可能にし、しか％Ａパルス信号存在時の不必要な電流を
抑えて信号送出時の消費電力を軽減することにある。
本発明は、結合トランスを介して所定の結合イ／ビーメ
ｙスでノ４ルス信号を送出する／ｆルス信号退出回路に
おいて、該パルス信号送出回路はそれぞれ１端が該結合
トランスの１次巻線の両熾に接続された第１および第２
の抵抗、第１の抵抗の他端と電源間を断続する第１のス
イッチ、第１の抵抗の他端と接地間を断続する第２のス
イッチ、第翼Ｏ抵抗Ｏ他端と該電極間を断続する第３の
スイッチ、第２０抵抗の他端と接地間を断続する第４０
スイツチを具備し、パルス信号送出時は第１および第４
のスイッチ上オンとし第２および第３のスイッチをオフ
とするかあるいは第２およびｌｌｌ３０スイツチをオン
としｊＩｌおよびｉ！４のスイッチをオフとすることｔ
特徴とする。
ｙスでノ４ルス信号を送出する／ｆルス信号退出回路に
おいて、該パルス信号送出回路はそれぞれ１端が該結合
トランスの１次巻線の両熾に接続された第１および第２
の抵抗、第１の抵抗の他端と電源間を断続する第１のス
イッチ、第１の抵抗の他端と接地間を断続する第２のス
イッチ、第翼Ｏ抵抗Ｏ他端と該電極間を断続する第３の
スイッチ、第２０抵抗の他端と接地間を断続する第４０
スイツチを具備し、パルス信号送出時は第１および第４
のスイッチ上オンとし第２および第３のスイッチをオフ
とするかあるいは第２およびｌｌｌ３０スイツチをオン
としｊＩｌおよびｉ！４のスイッチをオフとすることｔ
特徴とする。
以下図ｍ★用ｉて本発明の詳細な説明する。
＠４８＃ｉ本発＠を説明するための原理図、第２図紘本
発明〇−実施例會示す回路図である。ｊ１４図（ａＪ、
（ｂ）において、１２は負荷回路、１３．１４は整合用
抵抗、２Ｇは出力トランスを示す、３１゜３冨は第３図
と同じスイッチである。ＢＳ、３４嬬付加され九スイッ
チである。第４図（１）はパイポー９僅号０” ＋ １
”ｔ７’ｔハ＠−１＝（Ｄ送出Ｏ状態を示し、スイッ
チ３１．３４が閉じスイッチ３２゜８Ｂがｊｆｉｌ！％
ま九はスイッチ３１，３４が開きスイッチ３！：、＄３
が閉じる。この時電流はスイッチ３４、整合用抵抗１４
、出力トランス２０、整合用抵抗１３、スイッチ３１と
流れ、また嬬遂にスイッチ３３、抵抗１３、出カドラン
ス２０％抵抗１４、スイッチ３２と流れ、負荷回路１２
（ＺΩに電ｍを供給すると同時に整合用抵抗１３．１
４によ多負荷回路１２とのインビーメンス整合を実現し
、スイッチ３３．３２まえはスイッチ３４゜３１４０開
放により不必要な電流を抑えてｉる。
発明〇−実施例會示す回路図である。ｊ１４図（ａＪ、
（ｂ）において、１２は負荷回路、１３．１４は整合用
抵抗、２Ｇは出力トランスを示す、３１゜３冨は第３図
と同じスイッチである。ＢＳ、３４嬬付加され九スイッ
チである。第４図（１）はパイポー９僅号０” ＋ １
”ｔ７’ｔハ＠−１＝（Ｄ送出Ｏ状態を示し、スイッ
チ３１．３４が閉じスイッチ３２゜８Ｂがｊｆｉｌ！％
ま九はスイッチ３１，３４が開きスイッチ３！：、＄３
が閉じる。この時電流はスイッチ３４、整合用抵抗１４
、出力トランス２０、整合用抵抗１３、スイッチ３１と
流れ、また嬬遂にスイッチ３３、抵抗１３、出カドラン
ス２０％抵抗１４、スイッチ３２と流れ、負荷回路１２
（ＺΩに電ｍを供給すると同時に整合用抵抗１３．１
４によ多負荷回路１２とのインビーメンス整合を実現し
、スイッチ３３．３２まえはスイッチ３４゜３１４０開
放により不必要な電流を抑えてｉる。
第４図（ｂ）はパイーーラ信号の１０ｍ送出の状態を示
し、スイッチ３３．３４は閉じてｓ？、６スイツチ３ｔ
、 ３１！は開いている０着（はスイッチ３３゜３４
は開いてお〉、スイッチ３１，３２ａ閉じてｉる。この
時、出カドランス２０ｏ１次巻線と抵抗１３．１４およ
びスイッチ３Ｂ、３４ｔたはスイッチ３１．３２によっ
て閉ルーｆが形成され出カドランス２０の１次Ｉ＃１１
ｊ！Ａが整合用抵抗１３．１４により終端され負荷回路
１２のインぜ−〆ンスＺＸＩとのインビーメンス整合を
実現している。
し、スイッチ３３．３４は閉じてｓ？、６スイツチ３ｔ
、 ３１！は開いている０着（はスイッチ３３゜３４
は開いてお〉、スイッチ３１，３２ａ閉じてｉる。この
時、出カドランス２０ｏ１次巻線と抵抗１３．１４およ
びスイッチ３Ｂ、３４ｔたはスイッチ３１．３２によっ
て閉ルーｆが形成され出カドランス２０の１次Ｉ＃１１
ｊ！Ａが整合用抵抗１３．１４により終端され負荷回路
１２のインぜ−〆ンスＺＸＩとのインビーメンス整合を
実現している。
第５図は、第４図の原理図の回路會ト２ンジスタスイッ
チ等を用いて具体化したものであ）、第６図は第５図の
回路の動作を示すタイムチャートである。第５図におい
ては、第４＠Ｏスイッチｘｉ、ｓ翼、３３．３４がそれ
ぞれスイッチングトランジスタ２１，２２，２３，２４
で置きかえられ、各スイッチングトランジスタ２１．２
２゜２！１，２４のペースにはそれぞれ抵抗Ｉ Ｂ 、
１６゜ｔ’ｌｘ＠を介して例えはｇ各図に示す信号ａ
。
チ等を用いて具体化したものであ）、第６図は第５図の
回路の動作を示すタイムチャートである。第５図におい
ては、第４＠Ｏスイッチｘｉ、ｓ翼、３３．３４がそれ
ぞれスイッチングトランジスタ２１，２２，２３，２４
で置きかえられ、各スイッチングトランジスタ２１．２
２゜２！１，２４のペースにはそれぞれ抵抗Ｉ Ｂ 、
１６゜ｔ’ｌｘ＠を介して例えはｇ各図に示す信号ａ
。
ｂ、礁、・が供艙畜れる。
なお、第Ｓ図および第６凶の信号ａ、ｂ、ｇは＊［、ｌ
ｌ−１１１と同じ５）ｔ−想定している。また、信号ａ
と値号櫨および信号すと信号・′はそれぞれ亙に道＠性
と１にっている。
ｌ−１１１と同じ５）ｔ−想定している。また、信号ａ
と値号櫨および信号すと信号・′はそれぞれ亙に道＠性
と１にっている。
＠Ｓ＠０回路においては、信号ａ、・が共に論通シ１′
すなわち高レベルのときトランジスＩ！１．２４が導通
し、また信号す、ｄが共に高レベルのと自トツンジスタ
２３！、２３が導通し、出力）ツｙｓｉｚｏ會遇して負
荷回路１２に第６図の信号Ｃに示したようなバイｌ−ラ
信号が供給される。この場合、スイッチングトランジス
タ２１゜１１２３．２４０内３つ以上のトランジスタが
同時に導通することはないので、不必要な電流が流れ為
こと社ない、鷹た、パルス信号が送出され＆−と１１紘
償号ａ、ｂが共に低レベル、信号ｄ −・が共に高レベ
ルであるから、トランジスタ２３゜２４が同時に導通し
、トランジスタ２１．２２ａ共に非導通とな）、出力ト
ランスｚｏｏ１次１／ｋｌｌｋが整合用抵抗１３．１４
によって純増されインビーメンｊＩＣ１１合が図られる
。なお、パルス信号カ送出畜れないと１１拡トッンｙス
タ２３，２４を共に非導通とし、トランジスタ２１．２
２′ｆ−共に導通させることも可能である。すなわち信
号ａ 、 ｂｅトツンジスタ２３．２４に信号ｄ、・を
トランジスタ２１，２２に加えてもよい、またスイッチ
ングトランジスタ２１，２２ｅ２３，２４はＮＰＮトツ
ンジスメ、ＰＮＰ）ツンジスタのどちらでも実現可能で
ある。し九がって本発明によればパルス信号の存在、不
存在にかかわらず常にイ／ビーメンス整会をとることが
可能であ）かつパルス信号逸出時Ｏ消費電力を軽減する
ことがでする。
すなわち高レベルのときトランジスＩ！１．２４が導通
し、また信号す、ｄが共に高レベルのと自トツンジスタ
２３！、２３が導通し、出力）ツｙｓｉｚｏ會遇して負
荷回路１２に第６図の信号Ｃに示したようなバイｌ−ラ
信号が供給される。この場合、スイッチングトランジス
タ２１゜１１２３．２４０内３つ以上のトランジスタが
同時に導通することはないので、不必要な電流が流れ為
こと社ない、鷹た、パルス信号が送出され＆−と１１紘
償号ａ、ｂが共に低レベル、信号ｄ −・が共に高レベ
ルであるから、トランジスタ２３゜２４が同時に導通し
、トランジスタ２１．２２ａ共に非導通とな）、出力ト
ランスｚｏｏ１次１／ｋｌｌｋが整合用抵抗１３．１４
によって純増されインビーメンｊＩＣ１１合が図られる
。なお、パルス信号カ送出畜れないと１１拡トッンｙス
タ２３，２４を共に非導通とし、トランジスタ２１．２
２′ｆ−共に導通させることも可能である。すなわち信
号ａ 、 ｂｅトツンジスタ２３．２４に信号ｄ、・を
トランジスタ２１，２２に加えてもよい、またスイッチ
ングトランジスタ２１，２２ｅ２３，２４はＮＰＮトツ
ンジスメ、ＰＮＰ）ツンジスタのどちらでも実現可能で
ある。し九がって本発明によればパルス信号の存在、不
存在にかかわらず常にイ／ビーメンス整会をとることが
可能であ）かつパルス信号逸出時Ｏ消費電力を軽減する
ことがでする。
第１図は従来形のパルス信号送出回路を示す電気閏賂図
、第２図は第１馳Ｏ關踏のタイムチャート、第１図は第
１悶の回路の等価回路を示す電気１回路図、１Ｉｉ４図
は本発明の詳細な説明するための電気回路間、第２図は
本発明の一実施例を示す電気回路間、そしてｌＥｉ図社
第５図の回路のタイムチャー訃である。 １１−抵抗、１２−・負荷回路、１３．１４・・・整合
用抵抗、Ｌ ５ ＊ １６ ｅ Ｚ ７ ｅ Ｚ ８・
・・ペース抵抗、２０・−出力トランス、２１，２２，
２３，２４・・・スイッチングトランジスタ、３１，３
２，３３゜３４−スイッチ。 轡許出願人 富士通株式会社 日本電信電話会社 特許出願代理人 弁理士 背水 朗 弁理士 ｎ 舘 和 之 弁理士 内田幸男 弁理士 山 口 紹 之 ＩＩｆＪ４図 （ｂ） 第５図 第６図
、第２図は第１馳Ｏ關踏のタイムチャート、第１図は第
１悶の回路の等価回路を示す電気１回路図、１Ｉｉ４図
は本発明の詳細な説明するための電気回路間、第２図は
本発明の一実施例を示す電気回路間、そしてｌＥｉ図社
第５図の回路のタイムチャー訃である。 １１−抵抗、１２−・負荷回路、１３．１４・・・整合
用抵抗、Ｌ ５ ＊ １６ ｅ Ｚ ７ ｅ Ｚ ８・
・・ペース抵抗、２０・−出力トランス、２１，２２，
２３，２４・・・スイッチングトランジスタ、３１，３
２，３３゜３４−スイッチ。 轡許出願人 富士通株式会社 日本電信電話会社 特許出願代理人 弁理士 背水 朗 弁理士 ｎ 舘 和 之 弁理士 内田幸男 弁理士 山 口 紹 之 ＩＩｆＪ４図 （ｂ） 第５図 第６図
Claims (1)
- 【特許請求の範囲】 ＬＩＩＩｉ金トクンスを介して所定の整合インビーダン
スでパルス信号を送出するΔルス信号送出回ｊｌにおい
て、該パルス信号退出回路はそれぞれ１端が＃緒會−ト
クンスの１次＊＊の両端に接続され＊１１１および第２
の抵抗、Ｉｌｌの抵抗の他端と電源間を断続するｊｌｌ
ｏヌイッテ、ａｌｌの抵抗の他端と接地間を断続する＃
！２のスイッチ、第２の抵抗Ｏ他端と該電源間を断続す
る＄３０スイッチ、第２０紙＊０＠端と接地間を断続す
号第４０スイッチを具備し、Δルス償号送出時拡１ｉ１
＄Ｐよび第４０スイｙ−テｔオンとしｇｚおよび第３の
スイッチをオフとすみかあるい紘第２および第３０スイ
ツチをオｙとし第１＆よび＠４Ｃ）スイッチをオフとす
ることを轡黴とするパルス信号逸出囲路。 ｌ ／＃ルス信号を送出しｔｋｈ時は第１および蕗３
０スイッチｔオンとし第８および第４０スイツチをオフ
とするかあるいは第２および１１に４Ｏスイツチをオン
とし第１および纂３のスイッチをオフとすることを特徴
とする特許請求０１！踊ｊ１１項に記ｆ＠ＱＡルス償号
送出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13558381A JPS5838050A (ja) | 1981-08-31 | 1981-08-31 | パルス信号送出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13558381A JPS5838050A (ja) | 1981-08-31 | 1981-08-31 | パルス信号送出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5838050A true JPS5838050A (ja) | 1983-03-05 |
Family
ID=15155208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13558381A Pending JPS5838050A (ja) | 1981-08-31 | 1981-08-31 | パルス信号送出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5838050A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4911413A (ja) * | 1972-05-30 | 1974-01-31 | ||
| JPS5068637A (ja) * | 1973-10-18 | 1975-06-09 |
-
1981
- 1981-08-31 JP JP13558381A patent/JPS5838050A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4911413A (ja) * | 1972-05-30 | 1974-01-31 | ||
| JPS5068637A (ja) * | 1973-10-18 | 1975-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8965304B2 (en) | Multi-mode I/O circuitry supporting low interference signaling schemes for high speed digital interfaces | |
| US5428682A (en) | Subscriber line interface circuit with reduced on-chip power dissipation | |
| US5111080A (en) | Complementary signal transmission circuit with impedance matching circuitry | |
| GB2305082A (en) | Wave shaping transmit circuit | |
| JPH07264042A (ja) | 高速インタフェース回路 | |
| JPH09214314A (ja) | ドライバ回路装置 | |
| JPH07297678A (ja) | Ｃｍｏｓ終端抵抗回路 | |
| US11038490B2 (en) | Active gyrator circuit in one-pair ethernet with PoDL | |
| JPH01501275A (ja) | トランシーバ用ターミネータ | |
| JPH07235952A (ja) | 信号伝送回路およびその回路を用いた信号伝送装置 | |
| CA2227890A1 (en) | Universal sender device | |
| US20070290713A1 (en) | Input termination circuitry with high impedance at power off | |
| JPH0865344A (ja) | 差動信号のためのバックプレーンバス | |
| US6417708B1 (en) | Resistively-loaded current-mode output buffer with slew rate control | |
| KR100242485B1 (ko) | 집적회로를 위한 입-출력 결합기 | |
| KR20020060753A (ko) | 전자 회로 | |
| JPS5838050A (ja) | パルス信号送出回路 | |
| US20060119380A1 (en) | Integrated circuit input/output signal termination with reduced power dissipation | |
| JP3312911B2 (ja) | 結合回路 | |
| US6259269B1 (en) | Soi small signal terminated hysteresis receiver | |
| US6400178B1 (en) | CMOS small signal terminated receiver | |
| JPH0786909A (ja) | 半導体集積回路の出力回路 | |
| JP3039834B2 (ja) | ラインドライバ回路 | |
| JP2000509586A (ja) | ライン受信回路 | |
| JP3735219B2 (ja) | リングバック効果を減少させる入出力バッファ |