KR100242485B1 - 집적회로를 위한 입-출력 결합기 - Google Patents

집적회로를 위한 입-출력 결합기 Download PDF

Info

Publication number
KR100242485B1
KR100242485B1 KR1019960003276A KR19960003276A KR100242485B1 KR 100242485 B1 KR100242485 B1 KR 100242485B1 KR 1019960003276 A KR1019960003276 A KR 1019960003276A KR 19960003276 A KR19960003276 A KR 19960003276A KR 100242485 B1 KR100242485 B1 KR 100242485B1
Authority
KR
South Korea
Prior art keywords
switch
lead
potential
input
line
Prior art date
Application number
KR1019960003276A
Other languages
English (en)
Other versions
KR960032968A (ko
Inventor
보드리 장-마리
Original Assignee
미쉘 꼴롱브
뷜 에스. 에이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쉘 꼴롱브, 뷜 에스. 에이. filed Critical 미쉘 꼴롱브
Publication of KR960032968A publication Critical patent/KR960032968A/ko
Application granted granted Critical
Publication of KR100242485B1 publication Critical patent/KR100242485B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00346Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0278Arrangements for impedance matching
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/028Arrangements specific to the transmitter end
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0292Arrangements specific to the receiver end

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Dc Digital Transmission (AREA)

Abstract

본 발명은 고속 데이터 전송버스를 위한 입-출력 결합기의 신속한 스위칭 분야에 관한 것이다. 집적회로의 본 입-출력 결합기는 버스선(51)의 수단에 의해 다른 집적회로에 배치된 동일 결합기들 간에 신호의 교환을 가능하게 한다. 이와 같은 결합기는 버스선(51)에 연결된 수신기(7) 및 송신기(6)를 포함한다. 상기 송신기(6)는 조건에 따라 상기 도선(5)을 전위 Vb에 이르게 하는 스위치(63)를 포함한다. 본 결합기는 추가적으로 스위치(64) 또는 스위치(65)를 포함하는 바, 스위치(63)가 오프로 절환된 후에만 스위치(64) 또는 스위치(65)가 온되며, 이 스위치가 온인 경우 상기 도선(5)을 전위 Vtt에 이르게 하는 적어도 하나의 스위치(64) 및 스위치(65)를 포함한다. 따라서 상기 스위치(64) 또는 스위치(65)의 신속한 절환은 상기 송신기를 상기 버스선에 연결하는 전기도선의 전위 Vb 및 Vtt의 두개의 별개의 상태 사이에서, 높은 안정성을 가지면서 신속한 변환이 이루어질 수 있게 한다.

Description

집적회로를 위한 입-출력 결합기
제1도는 본 발명이 적용될 수 있는 내용을 설명하는 전기회로의 개략도이다.
제2도는 고속 정보교환을 위한 회로의 기능적 모델을 나타내는 도면이다.
제3도는 본 발명의 제1특성을 나타내는 도면이다.
제4도는 본 발명의 추가적 특성을 나타내는 도면이다.
* 도면의 주요부분에 대한 부호의 설명
1,2,3,4 : 집적회로 5,51 : 도선
6 : 송신기 7 : 수신기
8 : 논리유닛 50,61,71 : 노드
56 : 임피던스 63,64,65 : 스위치
본 발명은 고속 데이터 전송버스를 위해 고속으로 스위칭되는 입-출력 결합기 분야에 관한 것이다. 이 형태의 결합기의 동작 주파수는 100MHz에서 200MHz의 범위에 걸치며, 낮은 열발산을 제공하기 위해 CMOS 기술을 사용할 수 있다. 또한 이 형태의 결합기는 동작 전압이 0.8V로 한정되는, 에미터 결합 논리 기술(ECL)과 양립가능하다.
이러한 형태의 몇몇 결합기들은 공통 전송선에 연결되어 있으며, 몇 개의 전송선이 병렬로 연결되어 데이터 전송버스를 구성한다. 하나의 결합기에서 어떤 신호가 전송될 때 전송선의 끝에서의 반사에 의한 문제를 피하도록, 전송선의 각 단에 매칭저항(matching resistance)이 설치된다. 하지만 전송의 속도를 방해하는 또 다른 간섭현상이 발생한다. 버스선에 상기 전송회로를 연결하면, 고유 인덕턴스가 제공되므로, 송신되는 신호가 스위칭되는 각 시간마다 과도(transient) 발진상황이 야기된다. 신호의 오(誤)해독을 피하려면, 차기 스위칭 이전에 상기 발진이 감쇠되도록 충분히 지연될 것이 요구된다.
제1도는 데이터 버스의 중재를 통해 서로 통신하는, 몇 개의 집적회로(1,2,3,4)의 기술을 보이는 도면이다. 이런 시스템은 나타낸 바와 같이 4개의 집적회로로만 한정되지 않으며, 두 개의 집적회로간에 통신이 요구되는 한 존재가치가 있다. 데이터 버스는, 서로 통신이 이루어져야 하는 별개의 집적회로들을 서로 연결시키는 선(51)을 적어도 하나 포함한다. 별개의 집적회로간에 동시에 n개의 신호를 교환하기 위해서, 데이터 버스는 각 신호에 할당된 n개의 동일한 선(51)으로 구성되어 있다. 각 집적회로는 별개의 집적회로 조(set) 사이에 신호를 교환하기 위해, 상기 신호에 할당되며, 도선(5)을 통해 상기 선(51)에 연결된 하나의 입-출력 결합기를 갖는다. 이 결합기는 그 출력이 도선(5)에 연결된 송신기(6) 및, 그 입력이 상기와 동일한 도선(5)에 연결된 수신기(7)를 포함한다. 송신되는 신호는 E1 및 E0의 두가지 상태를 갖는 2진신호로 송신되는 바, 각각은 상기 선(51)의 전위값에 해당한다. 상기 두 개의 전위값 사이의 변화는 높은 주파수에서 이루어진다.
이러한 주파수에서, 상기 선의 고유 인덕턴스 및 커패시턴스는 상기 전위의 변화가 파동의 형태로 전파되는 결과를 가져온다. 상기 선의 각 구간(section)에서의 상기 파동의 전파속도는 그 구간의 특성임피던스를 한정하는 바, 그 구간의 인덕턴스 및 커패시턴스의 함수이다. 임피던스의 어떤 변화는 상기 파동의 전파속도에 변화를 야기하며, 그후 상기 파동은 송신된 파동과 반사된 파동으로 분해된다. 이런 현상을 피하기 위해, 상기 선은 그 전체에 걸쳐 일정한 특성 임피던스 Z가 얻어질 수 있는 구조를 갖는다. 상기 선에 어떤 결합기를 연결하면 어떤 불연속성이 도입된다. 하지만, 상기 결합기들이 고정된 간격으로 공간상에 균등히 분포하는 경우 상기 선의 구조는 전체에 걸쳐 일정하다고 통상 고려한다. 그러면 한 인터발과 동등한 길이를 갖는 하나의 구간은 기본 구간으로서 고려될 수 있다. 결합기를 도입하는 것은, 본질적으로 상기 선에 추가 용량을 도입하는 것과 비교될 수 있으므로, 상기 특성 임피던스 Z의 감소를 가져오며 전파시간에 근소한 증가를 가져온다. 상기 선의 한쪽 끝에는, 한쪽 끝이 상기 선의 한쪽 끝에 연결되고 다른 끝은 노드(50)에 의해 제공되는 고정된 전위공급원 Vtt에 연결된 임피던스(56)가 있다. 상기 임피던스(56)의 값은 상기 선의 특성 임피던스와 동등하므로, 상기 선의 끝부분에서의 반사에 의해 야기되는 반향현상을 피할 수 있다. 다음으로, 송신신호가 없으면 상기 선(51)은 임피던스(56)를 통해 노드(50)의 기준 전위로 균일하게 유지된다.
송신기(6)는 도선(5)과 노드(61)에 의해 제공되는 전원(Vn) 사이에 연결된 스위치(63)를 포함한다. 이 스위치는 회로(62)에 의해 제어된다. 본질적으로 이 회로는 상기 송신기(6)와 동일한 집적회로내에 위치한 논리 유닛(8)으로부터의 신호 e 및 i의 두 개의 신호들을 수신한다. 예를 들어, 상기 신호 e의 논리레벨 1은 송신기(6)에 송신승인을 표시하는 신호이며, 신호 i의 논리레벨 1은 송신될 신호의 E1상태를 표시한다. 신호 e 및 i가 조합되면 상기 스위치(63)가 온된다. 어떤 주어진 순간에, 송신의 승인은 단일 집적회로에 대해서만으로 제한되므로, 다른 집적회로는 상기 선(51)에 송신할 수 없다.
상기 송신승인을 수신한 집적회로에서는, 신호 i가 0이면 송신될 신호의 상태가 E0인 것을 지시하며, 상기 스위치(63)는 오프된다. 도선(5)의 전위값은 노드(50)의 전위 Vtt와 동등하다. 신호 i가 1인 것은 송신될 신호의 상태가 E1인 것을 지시하며, 상기 스위치(63)를 온한다. 이 스위치(63)가 온일 때, 스위치의 고유한 특성 임피던스(R3)가 제공된다. 그러므로 상기 스위치(63)의 상태가 온이면, 상기 도선(5)의 전위를 Vb로 하는 전류 I를 상기 도선에 야기하며, 전위 Vb와 전위 Vn의 차는 상기 전류 I와 상기 임피던스(R3)의 곱과 동등하다.
상기 스위치(63)의 특성 임피던스는 선의 임피던스 Z와 비교하여 통상적으로, 전위 Vb는 노드(61)의 전위 Vn과 아주 근접한다. 상기 도선(5)의 전위 Vb는 상기 선(51)을 따라 전파되며, 상기 동일선(51)에 연결된 다른 집적회로의 결합기를 향하여 전파된다. 그 후, 신호 I가 0으로 되어 전송될 신호의 상태가 E0이면, 상기 스위치(63)는 오프된다. 스위치가 오프된 때에 관한 알려진 특성에 따르면, 스위치의 특성 임피던스는 무한한 저항성분을 갖으며 근소한 용량성 리액티브 성분을 갖는다. 따라서, 상기 스위치(63)의 상태가 오프인 것은 상기 도선(5)에 전류 I가 흐르는 것을 방지하며 상기 전류 I가 상쇄되어 상기 도선의 전위가 Vb보다 높아진다. 도선(5)의 전위의 증가는 상기 선(51)을 따라 전파되어 동일한 선(51)에 연결된 다른 집적회로의 결합기를 향하여 전파된다.
각 결합기는 기본적으로 차동증폭기(72)로 이루어지는 수신기(7)를 포함한다. 상기 차동증폭기(72)의 음의 입력은 도선(5)에 연결되며 양의 입력은 노드(71)에 의해 제공된 전원 Vref에 연결된다. 차동증폭기(72)의 출력은 상기 결합기가 속한 집적회로의 논리유닛(8)에 s 신호를 보낸다. 전위 Vref의 값은 Vb값과 Vtt값 사이에 있다. 예를 들어, 만일 Vtt=1.2V, Vb=0.4V이면, Vref=0.8V가 될 수 있다. 따라서, 상기 도선(5)의 전위가 Vtt에 근접하면, 상기 전위 Vref 보다 더 큰 값은 상기 차동증폭기(72)를 음의 포화상태로 전환시키며, 논리레벨 0인 신호 s를 발생시킨다. 만일 상기 도선(5)의 전위가 Vb에 근접하면, 상기 전위 Vref보다 더 낮은 값은 상기 차동증폭기(72)를 양의 포화상태로 전환하여, 논리레벨 1인 신호 s를 발생시킨다.
그러므로, 각 수신기(7)는 상기 선(51)에 연결된 도선(5)의 전위가 Vb일 때, 즉 이선에 E1 상태인 신호가 전송될 때, 그가 속한 집적회로의 논리유닛(8)에 레벨 1의 s신호를 송신한다. 예를 들어, 각 수신기(7)는 상기 선(51)에 연결된 도선(5)의 전위가 Vtt일 때, 즉 이선에 E0상태인 신호가 전송되거나 E0상태와 동등한 상태인 어느 전송 신호도 존재하지 아니할 때, 그가 속한 집적회로의 논리유닛(8)에 레벨 0인 s신호를 송신한다.
상술한 바와 같이, 임피던스(58)는 반향현상을 피하기 위해 상기선의 특성 임피던스와 동일한 값으로 상기 선의 끝에 설치된다. 그러므로 전송된 신호의 상태의 변화후에 수반되는 반향현상이 감쇠되기를 기다릴 필요가 없다. 한번 새로운 상태가 이루어지면, 필요한 경우 상태의 새로운 변화를 전송가능하다. 선의 끝에서의 반사 파동이 없으면, 상기 별개의 결합기 사이의 신호의 교환 속도가 보장된다. 예를 들어, 신호 상태의 변화에 관련된 상기 전압 파동이 상기 선의 끝에 도달하는 것을 기다리지 않고 상기 신호 상태의 새로운 변화에 관련된 전압 파동이 있을 수 있다. 만일 충분히 빠른 스위치가 사용가능하면, 상기 선(51)이 동등한 전위가 될 필요없이 단지 상기 신호가 평가되는 지점에서의 전위를 한정하는 것만으로, 상기 신호 주파수의 변동을 지켜보는 것이 가능하다.
하지만, 신호를 전송하는 상기 결합기로부터 선(51)을 따라 전파되는 전압 파동은 상기 스위치(63)의 개폐에 의해 제공되는 완전한 이상적인 스텝파형으로 이루어지지 않음에 유의하여야 한다. 전송될 신호를 대표하는 상기 완전한 스텝파형에 중첩되어 발진 파동이 관찰된다. 이러한 과동특성의 발진 파동은, 상기 선의 단부의 매칭 임피던스에 의해 감쇠된다. 하지만, 이 파동의 진폭은 상기 선에 연결된 수신기(7)의 스레시홀드의 높고 낮은 검출부분을 초과할 수 있다. 이때에는 상기 신호의 정확한 평가를 위해 발진이 감쇠하도록 충분히 기다리는 것이 필요하게 된다. 때때로 이러한 지연시간이 상기 선의 단부에 상기 전압 파동이 도달하는데 요구되는 시간의 크기에 비교하여 같은 또는 더 큰 정도로 요구된다. 이런 현상은 상기 소정의 선의 단부로부터의 반향을 상쇄시켜 신속성을 도모하는데 장해가 된다.
상기 별개의 집적회로간에 신호 전송의 속도를 증가시키기 위해 발생되는 문제점은 간섭 발진이 실질적으로 제거되는 정도로 감소시키는데 있다. 상술한 단점은 상기 송신기의 스위치(63)의 스위칭에 있어서의 고유한 제한에 의한다. 사실, 각 결합기의 도선(5)은 물리적으로 완벽할 수 없다. 결합기가 집적회로내에 있으며, 집적회로의 외부에 있는 선(51)으로 신호가 전송되는 것과 같은 물리적 결합형태는, 상기 도선에 미소할지라도 어떤 인덕턴스를 제공하여 전류의 흐름에 감지될 수 있는 변화를 일으킨다. 게다가, 상기 수신기(7)의 차동증폭기(72)는 상기 도선(5)에 연결된 입력용량을 가짐으로써 발진회로가 구성된다.
이에 대한 한 해결책은 상술한 발진회로에 의해 야기되는 간섭을 근본적으로 제거하려면, 상기 도선(5) 또는 스위치((63)를 충분히 고저항으로 하여 감쇠 계수를 만들어내는 것이다. 이러한 해결책은 상기 결합기의 통과대역이 감소되는 것과 주울열 효과에 의해 회로내에 열이 유도되는 점에 따라서 만족스럽지 못하다. 게다가, 상기 도선(5)의 발진 특성은 상기 결합기의 송신시에 있어서도 제한되지 않으며 상기 신호를 수신하는 각 결합기에서도 그의 존재를 느낄 수 있다. 이제, 상기 도선(5)이 저항성이면, 상기 선(51)과 결합하여, 상기 도선(5)과 상기 선의 하류(down stream) 사이를 분리하는, 전류-전압 파동에 의해 유기되는 상기 선의 임피던스의 불연속성을 야기한다. 또한, 상기 결합기의 수신용 도선(5)은 인덕턴스에 직렬로서의 용량처럼 역할하므로 발진회로가 형성된다. 상기 수신기의 도선(5)내의 전압 파동의 변조는 상기 선에 되돌려지게 됨으로서 노이즈를 발생시킨다.
다른 해결책은 상기 수신기로부터 상기 선(51)으로의 파동의 재전송을 피하기 위해 상기 도선(5)에서 상기 선(51)에 매칭 임피던스를 제공하는 것이 될 수도 있다. 하지만, 상기 선의 끝이 아닌 점에서의 매칭 저항의 존재는 신호를 대표하는 파동에 대해 단점을 제공한다.
사실상 상기 매칭 저항은 이것이 상기 선상에 위치한 점을 지나서도 파동의 전송을 감소시킨다. 그러므로 어떤 수신기를 상기 첫 번째 수신기를 지난 위치에 전송 파동의 감쇠가 없도록 설치하는데 문제점이 생긴다. 이것이, 본 해결책이 단지 두개의 송신기-수신기만이 하나의 선상에서 신호를 교환하며, 각 결합기는 상기 선의 단부에 위치하도록 하는 직렬 링크라고 불려지는 링크의 형태로 채용되는 이유가 된다.
하나의 집적회로가 복수의 다른 집적회로와 통신하기 위해서, 각각의 경우에 전용결합기를 갖는 복수의 전송선을 제공하는 것이 요구된다.
이것은, 어느 집적회로가 타의 어느 집적회로와 통신해야 하는지를 이 회로가 적용될 전체적 전기 회로의 설계시에 한정하는 것이 요구되며, 집적회로들 간에 링크의 수를 곱한 것만큼의 링크갯수로 인한 단점을 갖는다. 세심히 설계하면 링크의 수를 최적화할 수는 있지만, 기본적 설계에서 제공된 시스템보다 실질적으로 저급화(degrade)된다. 소프트 웨어에 있어서의 능력이 아무리 막강해지더라도, 최초 생산시에 두 개의 집적회로 사이의 링크가 제공되지 않았던 것이 나중에 상기 집적회로간의 직접적 통신을 가능하게 된다는 시스템을 개발한다는 것은 불가능하다.
본 발명의 목적은 동일한 고속 전송선에 연결된 다수의 결합기중의 하나에 적용가능한 결합기를 제공하는 것이다. 신호는 상기 선에서의 두가지 별개 전위의 상태 Vb 및 Vtt간에서의 신속한 변화가 연속됨에 따라서 고속으로 전송된다. 상기 신호를 정확히 해독하려면 상기 두개의 상태의 각각이 아주 안정될 것이 요구된다.
본 발명의 1 양태에 의하면, 전기적 도선을 통해 버스선에 연결된 수신기 및 송신기를 포함하며, 상기 송신기는 조건에 따라 상기 도선을 전위 Vb에 이르게 하는 저 임피던스의 제1스위치를 포함하고, 상기 버스선을 통하여 적어도 두개의 다른 집적회로와 동일형태의 결합기로서 신호를 교환하는 집적회로를 위한 입-출력 결합기에 있어서, 적어도 하나의 제2스위치를 포함하는 바 상기 제1스위치가 오프로 전환된 후에만 제2스위치가 온될 수 있으며 조건에 따라 상기 도선을 전위 Vttdp 이르게 하는 스위치인 상기 제2스위치를 포함하는 것을 특징으로 한다.
그러므로 상기 제2스위치가 온되기 전, 상기 제1스위치가 오프상태에 있으면, 상기 전기 도선이 상기 두개의 스위치들이 동시에 온되는 것에 의해 중간 전위로 되는 것이 방지되며, 상기 전기적 도선이 Vb 및 Vtt의 두개의 분명한 전위상태를 갖는 것을 확실히 보장한다.
상기 전위가 Vb에서 Vtt로 절환되는 시간은 상기 제1스위치가 오프로 절환된 후 상기 제2스위치가 온 절환되도록 분리시키는 리드 타임(lead time)이 짧으면 짧을수록 더 빠르다.
이 목적을 위해, 본 발명은 상기 전기 도선의 전위가 Vtt전위의 스레시홀드를 넘을 때 즉시 절환되는 스위치를 제2스위치로서 제공한다. 온으로 된 제2스위치의 전기적 도전성이 상기 전기 도선의 전위와 더불어 증가되는 경우에는 추가적 장점이 얻어진다.
따라서, 상기 제2스위치는 제1스위치가 단지 오프인 조건에 의해, 높은 도전성 레벨을 가짐과 더불어 신속한 절환이 이루어지는 바, 양립하기 어려운 다음의 두개의 특성을 조합 가능하게 한다. 그 첫번째 특성은 송신기를 상기 버스선에 연결하는 전기 도선에서의 전위 Vb 및 Vtt의 두개의 별개의 상태간에 신속한 변화의 특성이며, 두번째 특성은 상기 두개의 상태의 각각에 있어서의 높은 안정성의 특성이다.
본 발명은 상기 제1스위치가 오프 절환된 후 미소한 지연 이후에 상기 제2스위치가 온 절환되는 것을 또한 제공한다.
다시, 상기 제2스위치의 신속한 절환은 상기 제1스위치가 오프되어야 하는 요구에 의해서만 지배되는 바, 양립하기 어려운 다음의 두개의 특성을 조합 가능하게 한다. 그 첫 번째 특성은 송신기를 상기 버스선에 연결하는 전기적 도선에서의 전위 Vb 및 Vtt의 두개의 별개의 상태간에 신속한 변화의 특성이며, 두 번째 특성은 상기 두 개의 상태의 각각에 있어서의 높은 안정성의 특성이다.
상기 데이터 버스가 병렬의 복수의 선으로 형성될 때, 이 버스에 연결된 각 집적회로는 각 선에 대한 입-출력 결합기를 포함한다. 각 선의 끝에 있는 상기 직접회로의 외부 부품으로 형성되는 매칭 임피던스가 존재한다. 이러한 매칭 임피던스는 상기 집적회로가 설치되는 인쇄기판에서의 공간 소요량에 관한 까다로운 문제를 수반한다.
본 발명의 다른 응용은 상기 집적회로의 외부에 부품을 연결하여 매칭 임피던스를 형성하는 것을 방지하도록 한다. 이 목적으로 입-출력 결합기는 상기 제1전기 도선 및 전위 Vtt인 제2전기 도선사이에 연결된 임피던스 스위치를 포함하며, 이때의 임피던스는 상기 선의 특성 임피던스와 동일하며, 이 스위치는 상기 결합기가 상기 선의 한 끝에 위치된 때, 비송신 모드에서 온된다.
상기의 실시예, 기타 특성 및 본 발명의 장점들이 도면을 참조하여 설명을 계속함에 따라 나타날 것이다.
제1도는 본 발명의 장점을 갖지 않는 전기회로를 보인다. 예를들어, 회로(2)의 결합기가 송신모드에 있고 다른 회로(1,3 및 4)의 결합기가 비송신모드에 있는 경우를 가정한다. 선(51)은 두개의 안정한 전위상태를 갖는다. 제1상태는 전류의 흐름이 없으며 상기 선을 노드(50)의 전위 Vtt로 하는 상태이다. 제2상태는 결합기(2)에 의해 생성된 전류가 흐르는 것에 해당하는 상태이며, 상기 선을 노드(61)의 전위에 가까운 Vb전위로 한다. 상기 선(51)이 각 상태에서 안정하면, 어떤 결합기의 도선(5)도 상기 선(51)과 동일한 전위에 있다. 상기 선(51)은 최초에 상기 제1상태에 있기 때문에, 각 결합기의 증폭기(72)의 입력용량은 전위 Vtt로 충전된다. 상기 회로(2)의 결합기의 스위치(63)를 닫으면 이 결합기의 도선(5)에 상기 증폭기(72)의 입력용량을 방전시키는 전류의 흐름을 야기하며, 상기 도선(5)이 상기 선(51)에 연결된 점에서의 전위를 상기 노드(61)에 의해 제공되는 Vn값을 향하도록 낮추게 한다. 이러한 전위의 하강은 상기 회로(1)의 결합기 및 상기 회로(3,4)의 결합기를 향한 전류-전압 스텝 파동의 형태로, 상기 선(51)상에 전파되는 하강 에지(edge)를 생성한다. 상기 파동이 상기 선(51)과 기타 회로의 결합기의 도선(5)에 연결된 각 지점을 통과할 때, 전압의 스텝은 관련 회로의 상기 선(51)을 향한 결합기의 증폭기(72)의 입력용량을 방전시킨다. 상기 파동이 상기 선의 끝에 도달할 때, 상기 임피던스(56)가 상기 선의 특성 임피던스에 매칭되어 있기 때문에, 전압의 스텝은 상기 임피던스(56)에 전류의 스텝에 해당하는 전류의 흐름을 야기한다.
제2도는 고속 정보교환을 위한 어떤 회로의 기능적 모델을 보인다. 상기 선(51)은, 고주파에서 상기 선의 특성 임피던스 Z를 한정하는 소정 선형 인덕턴스 λ 및 소정 선형 커패시턴스의 미소한 다이폴(dipole)의 직렬 연결처럼 작동한다. 상기 선(51)에 도선(5)을 연결하면 인덕턴스 L을 갖게된다. 상기 증폭기(72)에 도선(5)을 연결하면 용량 C를 갖게된다. 상기 스위치(63)는 이상적인 스위치와 이 스위치가 온된 때의 저항과 동일한 값의 저항인 저항기 R3의 합의 형태로 모델화 되어있다. 이 저항 R3은 낮은 값을 갖는데; 예를 들어 Vn=0V, Vtt=1.2V 및 R3=Z/10이면, Vb=0.2V이다. 상기 회로(2)의 결합기의 송신 모드에 관해서 설명하면, 상기 도선(5)의 전위가 Vb값에 있을 때, 상기 스위치(63)를 급히 개방하면 상기 도선(5)에 흐르던 전류의 흐름이 차단된다. 하지만 상기 선(51)에 연결된 도선(5)의 연결 인덕턴스 L은 상기 증폭기(72)의 입력 용량 C를 충전하기 위해 흐르는 전류를 유지시키려 한다. 상기 도선(5)의 전위는 상기 연결 인덕턴스에 흐르는 전류를 상쇄하도록 Vh값을 향해 상승한다. Vh의 값은 회로의 물리적 파라미터를 구성하는 입력 용량 C 및 연결 인덕턴스 L에만 의존한다. 상기 파라미터들에 의해서, 예를 들면 상기 입력 용량 C가 상기 연결 인덕턴스 L과 비교하여 크거나 또는 무시할 만한 경우에는, 상기 Vh값은 Vtt의 값과 비교하여 각각 낮거나 또는 높아진다. 상기 파라미터의 값은 상기 회로의 하드웨어적 구성에 따른 고유한 것이므로 이를 극복하는 것은 어렵기 때문에, 상기 두개의 안정한 전위상태 Vb 또는 Vh에 해당하지 않는 과도값을 상기 선(51)에 송신할 가능성이 많다.
이러한 과도값은 상기 송신된 신호를 정확히 평가하기 위한 지연시간의 필요를 가져온다.
추가하여, 비송신 모드에서의 결합기에 관해 설명하면, 상기 선(51)상의 포지티브 스텝은 그의 증폭기(72)의 입력 용량 C를 새로운 전압값으로 충전하도록 이 결합기의 연결 인덕턴스 L에 전류를 흐르게 한다. 이제, 상기 연결 인덕턴스 L은 상기 수신 결합기의 위치에서 전압 스텝값에 오버슈트(overshoot)를 야기하는데, 이는 상기 선(51)상의 과도현상의 또다른 근원이 된다. 여러개의 과도전압 파동이 제1도의 회로의 선(51)상에 나타나게 되는데, 이것이 특정 위치에서 중첩되면 상기 송신된 신호의 해독에 불일치를 가져오기 쉽다.
제3도는 상술한 단점들을 해결하는 다양한 개선점들을 도시하는 회로의 부분을 보인다. 분명하게 하기 위해서, 단일 선(51)에 단지 두 개의 결합기들이 연결된 것을 보였다. 상기 선(51)은 분명하게 기타의 결합기들이 연결될 수도 있도록 왼쪽까지 연장된다. 상기 결합기들은 서로 통신하도록 된 별개의 논리 유닛(8)들에 할당된다. 각 결합기내에, 적어도 하나의 스위치(64,65)가 상기 도선(5) 및 도선(55) 사이에 연결되어 있다. 이 도선(55)은 노드(50)에 연결되기 때문에 전위 Vtt의 공급원을 형성하는 공급버스(59)에 연결된다. 제3도는 상기 회로에 CMOS 기술을 사용한 예를 보인다. 그러므로, 상기 스위치(64)는 드레인과 소스가 각기 도선(55)과 도선(5)에 연결되어 있으며, 게이트는 상기 도선(5)에 연결된 MOS 트랜지스터에 의해 형성된다. 상기 스위치(65)는 드레인과 소스가 각기 상기 도선(55)과 상기 도선(5)에 연결되어 있으며, 게이트는 논리소자(60,67 및 69)를 구성하는 블록에 연결된 저 저항의 MOS 트랜지스터에 의해 형성된다.
상기 스위치(64)는 상기 도선(5)의 전위가 상기 도선(55)의 전위의 스레시홀드 전압을 넘어서는 한 즉시 온 절환된다. 상기 스위치(64)를 MOS 트랜지스터를 사용하여 형성한 예에 있어서, 상기 스레시홀드 전압은 0.6V 정도이다. 이제, 상기 스위치(63)는 온인 조건에서 저 저항을 갖는다. 상기 스위치(63)가 온인 조건에서, 그러므로 상기 도선(5)의 전위는 상기 노드(61)의 전위 Vn에 가까운 Vb이며, 노드(50)의 전위 Vtt에 가까운 상기 도선(55)의 전위보다 실질적으로 낮다. 따라서, 상기 스위치(63)가 오프되어야만 상기 도선(5)의 전위값이 상기 도선(55)의 전위값보다 높아질 수 있으므로, 상기 스위치(64)가 온 절환이 가능하다. 이것은 상기 스위치(63) 및 스위치(64)의 동시 도통을 피하여 상기 스위치들의 저 저항으로 인한 전위 Vtt 및 Vn간의, 상기 회로의 과열 및 전류의 피크로 인한 간섭을 가져오는 단락회로의 생성을 방지한다. 따라서 상기 스위치(63,64)의 저 저항값은 상기 도선(5)의 전위의 급격한 변화가 감소되도록 하는 감쇠계수를 감소시킨다. 상기 스위치(63)가 온 조건에서 오프 조건이 되도록 할 때, 상기 연결 인덕턴스 L에 의해 유지된 전류가 상기 증폭기(72)의 입력의 용량 C를 충전한다. Z2/4에 관한 L/C의 특정한 값에 있어서, 상기 도선(5)의 전위는 상기 스레시홀드 전압 이상으로 전원의 전위 Vtt를 오버슈트한다. 이런 현상은 상기 스위치(64)를 온으로 절환케한다. 제3도의 예에 있어서, 상기 스위치(64)는 게이트 및 소스가 상기 도선(5)의 전위에 있으며, 드레인은 전위 Vtt인 상기 도선(55)에 연결된 MOS 트랜지스터에 의해 형성된다. 상기 트랜지스터의 스레시홀드 전압 Vs와 동등한 값만큼, 상기 전위 Vtt 이상의 도선(5)의 전압이 오버슈트되면, 상기 도선(5)의 전위가 증가함에 따라 적어지는 저항 R4로서 온 절환한다. 이런 이유로 상기 도선(5)의 전위는 Vtt+Vs+R4× I4의 값으로 제한되며, 여기서 I4는 상기 스위치(64)를 통해 흐르는 전류이다. 상기 스위치(64)는 상기 도선(5)의 전위가 Vtt+Vs보다 낮을 때 다시 오프 절환된다. 따라서, 상기 도선(5)의 전위의 다음번 전환은 Vtt-Vs 아래로 내려가지 않을 것을 보장한다. 상기 발진의 진폭은 Vs로 제한되기 때문에, 상기 선의 특성 임피던스에 의해 Vtt-Vref보다 낮은 값으로 보다 신속히 감쇠된다. 상기 도선(5)이 Vref 및 Vtt사이의 전위로 도달되는 것은 신속히 안정화 상태로 되는 것에 해당된다. 따라서, 상기 스위치(64)는 상기 스위치(63)가 오프인 조건만에 의해, 높은 도전성 레벨을 가짐과 더불어 신속한 온 절환이 이루어지는 바, 양립하기 어려운 다음의 두개의 특성을 조합 가능하게 한다. 그 첫번째 특성은 전기적 도선에서의 전위 Vb 및 Vtt의 두개의 별개의 상태 사이에서 송신기를 상기 버스선에 연결하는 신속한 변화의 특성이며, 두번째 특성은 상기 두개의 상태 각각에 있어서 높은 안정성의 특성이다. 이러한 두개의 특성은 상기 결합기가 송신모드에서 동작하는 것으로 도시되었지만, 수신모드에서는 유용하게 동작한다. 그러므로 원하지 않는 상기 도선 전압의 오버슈트는 Vtt+Vs 값으로 제한된다.
일정한 게이트 전압에서 상기 스위치(63)의 온 조건을 위한 명령은 예를 들어 0.8V이다. 드레인-소스 채널의 폭이 크면 저 저항이 얻어진다. 그러므로 상기 스위치(63)가 커지므로, 집적회로 내에 공간을 차지한다. 반면, 상기 트랜지스터 게이트를 그의 소스에 연결하는 것에 의해 상기 스위치(64)에 제공되는 애벌런치 효과는 상기 트랜지스터(63)에서의 크기보다 훨씬 더 적은 반면 높은 도전성을 제공한다.
상기 스위치(63) 및 (65)의 온 및 오프 상태의 공동 작용은 다음의 방법으로 기능한다. 송신 승인신호 e가 0일 때, 게이트(68) 및 (69)의 출력은 1이며, 이것은 게이트(60) 및 (66)의 출력이 0인 것을 의미하며, 상기 스위치(63) 및 (65)를 오프로 절환한다. 상기 도선(5)의 전위는 상기 선(51)의 전위에만 의존한다. 송신 승인신호 e는, 상기 동일한 선(51)에 연결된 결합기들 중에서 매 순간 기껏해야 하나의 결합기만이 1레벨이 될 수 있다는 방법으로 한정된다. 송신 승인신호 e가 1로 절환된 하나의 결합기를 고려하면, 다른 결합기의 송신 승인 신호 e는, 본 발명의 절대 필요한 부분은 아니지만 전송 승인 분배를 위한 논리에 따라서, 이미 0으로 설정되어 있다. 해당되는 결합기의 도선(5)의 전위는 통상 상기 선(51)을 따라서 분배된 Vtt전위이다. 전송 신호 i는 논리 유닛(8)에 의해 상기 선호 e가 1로 설정된 후에만, 이 논리유닛(8)에 의해 1로 절환될 수 있다. 상기 신호 e가 1로 절환될 때, 상기 신호 I는 여전히 0에 있다. 비록 게이트(68)의 출력은 1을 유지하지만, 게이트(67)의 출력은 여전히 1이며 게이트(69)의 출력은 0으로 절환된다. 게이트(66)의 출력이 0으로 유지되는 반면, 게이트(60)의 출력은 1로 절환된다. 상기 스위치(63)가 오프를 유지하는 반면, 상기 스위치(65)는 온으로 절환된다. 상기 도선(5)의 전위는 Vtt의 전위로 유지된다. 신호 i가 1로 절환될 때, 게이트(60)의 출력은, 이 게이트의 응답시간에 해당하는 짧은 지연 ㅿt이후 0으로 절환되며, 게이트(66)의 출력은 상기 게이트의 응답시간에 게이트(68)의 응답시간에 해당하는 제2의 지연 t가 추가된 것에 해당하는 짧은 응답시간 ㅿt′이후에 1로 전환된다. 이런 방법으로, 상기 스위치(65)가 오프절환된 후 상기 게이트(66)의 응답시간에 해당하는 지연 ㅿt′이후, 스위치(63)는 온으로 절환된다. 상기 스위치(63)가 온인 조건은 상기 도선(5)의 전위를 노드(61)의 전위 Vn로 향하게 한다. 스위치(63)의 저항 R3은 증폭기(72)의 입력 용량 C를 신속히 방전하기 위해 낮은 값이다. 상기 스위치(63)의 반대쪽 끝은 상기 선의 특성 임피던스와 동등한, 내부 임피던스 Z/2의 Vtt전원으로 동작하는 상기 선(51)에 연결된다. 최종적으로 상기 도선(5)의 전위는 (Vtt-Vn)의 R3/(R3+z/2)에 비례하여 Vn보다 높은 Vb값에서 안정된다. 신호 i가 0으로 절환될 때, 게이트(66)의 출력은 그가 0에서 1로 전환되는 것과 동일한 지연 ㅿt+ㅿt′이후에 0으로 절환된다. 반면, 게이트(69)는 이 게이트의 응답시간에 게이트(67)의 응답시간에 해당하는 지연 ㅿt′가 더해진 것에 해당하는 짧은 지연 ㅿt 이후에 0으로 절환된다. 따라서, 게이트(60)는 이 게이트의 응답시간에 지연 ㅿt+ㅿt′가 더해진 것에 해당하는 지연 ㅿt 이후에 1로 절환된다. 이런 방법으로, 스위치(65)는 스위치(63)가 오프 절환된 이후, 게이트(60)의 응답시간에 해당하는 지연 ㅿt 이후에 온으로 절환된다. 스위치(65)가 온인 조건은 도선(5)의 전위를 버스(59)의 전위 Vtt를 향하도록 한다.
따라서, 게이트(66)는 스위치(65)가 오프 절환된 이후 스위치(63)가 온 절환되기 전에 지연 ㅿt′를 도입하며, 게이트(67)는 스위치(63)가 오프 절환된 이후 스위치(65)가 온 전환되기 이전에 지연 ㅿt를 도입한다. 상기 지연 ㅿt 및 ㅿt′의 값이 작음에 따라, 스위치(63) 및 스위치(65) 두개가 동시에 온 절환되지 않는 것을 보장하면서 신속한 온/오프가 가능하게 된다. 상기 스위치(63) 및 스위치(65)가 도통되지 않는다는 것은 상기 스위치(63) 및 스위치(65)의 저항값을 낮은 값으로 할 수 있게 하며, 상기 도선(5) 및 도선(55)이 전위 Vtt 및 Vn 사이에서 단락회로를 만드는 위험을 피하게 하며, 회로의 과열 또는 전류 피크에 의한 간섭을 제공하는 위험이 회피된다.
하지만, 스위치(65)의 온시의 적당한 저항값은 스위치(63)의 저항값보다 10배 정도 큰 것이다. 이런 관점에서, 선(51)에 축적된 에너지는 스위치(63)가 오프 절환된 때에, 도선(5)의 전위를 자연스럽게 Vtt값을 향하도록 한다. 스위치(65)는 기본적으로 도선(5)의 전위를 Vtt의 값에 고정(hook)시키는 기능을 한다. 제3도에서 규정된 예에 있어서, 스위치(63) 및 스위치(65)는 각기 논리게이트(66) 및 논리게이트(60)에 의해 공급되는 0.8V 정도의 게이트 전압에 의해 온 절환되는 MOS 트랜지스터에 의해 형성된다. 이러한 도통 모드에 있어서, 트랜지스터의 저항은 그의 드레인-소스 채널의 폭에 반비례한다. 그러므로 스위치(65)의 치수는 스위치(63)보다 무척 작으므로, 집적회로내에서 결합기에 의해 차지되는 공간을 감소시킨다. MOS 트랜지스터의 알려진 특성에 따르면, 스위치(65)의 저항 R5는 그의 단말에서의 전압에 따라 증가하는 경향이 있다. 이것의 유용한 결과로서 도선(5)의 전위를 Vtt값으로부터 변화시키는 발진이 감쇠된다. 따라서, 도선(5)의 전위는 도선(55)에 의해 가해지는 Vtt값으로 신속히 안정한다. 스위치(65)는 스위치(63)가 오프인 조건만에 의해 신속한 절환이 이루어지는 바, 양립하기 어려운 다음의 두개의 특성을 조합 가능하게 한다. 그 첫번째 특성은 도선(5)에서의 전위 Vb 및 Vtt의 두개의 별개의 상태간에 신속한 변화의 특성이며, 두번째 특성은 상기 두 개의 상태의 각각에 있어서의 높은 안정성의 특성이다. 특히 스위치(65)의 사용은, 스위치(63)가 오프 절환된 이후 도선(5)의 전위가, L/C의 값이 Z2/4와 비교하여 낮음에 따라, 전원의 전위 Vtt값에 느리게 도달하는 때에 적당하다.
도선(5)의 두개의 별개 상태의 전위 Vb 및 Vtt사이에 신속한 변화가 가능한 특성, 및 상기 두개의 상태의 각각에서 안정한 특성의 조합은 원거리에 고주파 신호를 전송하는데 유용하다. 이러한 신호는 스위치(63)를 각기 온/오프 절환하는 것에 의해 발생되는 E0 및 E1의 두 개의 논리 상태이다. 상술한 바와 같이, 이러한 특성은 스위치(63)가 오프인 조건만에 의해, 스위치(64) 또는 스위치(65)가 높은 도전성 레벨을 가짐과 더불어 신속한 절환이 이루어지는 것에 의해 얻어질 수 있다. 본 발명에 따라, 스위치(64) 또는 스위치(65)를 온 절환하는 것은 상기 도선(5)에 전위 Vtt를 가하는 것이며, 반면 스위치(63)를 온 절환하는 것은 도선(5)에 전위 Vb를 가하는 것이다.
회로의 물리적 변수들(특성 인덕턴스, 용량 또는 임피던스)의 값에 따라, 스위치(64)의 단독 사용 또는 스위치(65)의 단독 사용으로도 충분하다. 만일, 제조상의 산포 또는 사용조건하의 드리프트와 같은 다양한 이유로 인해 상기 변수들의 값을 특정한 값으로 하는 것이 불가능하여도, 여전히 스위치(64) 및 스위치(65)를 병렬로 연결하는 조합이 가능하다. 이런 방법으로, 스위치(63)의 오프 조건에 이어서, 스위치(64)가 온 조건인 것은 스위치(65)가 온 절환되기 전에 생긴 발진을 감쇠한다. 이어서 스위치(65)의 온 조건은 잔류 발진을 감쇠시킨다.
스위치(63 내지 65)는 명령이 없는 경우에 오프되는 종류, 예를 들어 NMOS 트랜지스터를 사용한 독특한 형성임을 유의하여야 한다. 이는 상기 스위치들에 명령이 없을 때에, 어떤 결합기의 도선(5)의 상태는 선(51)에 연결된 점에서의 상태에만 의존하는 것을 보장한다. 그러므로 이러한 형태의 스위치는 그가 속한 결합기의 집적회로에 결함이 있는 경우, 선(51)상의 간섭의 위험을 감소시킨다.
제4도는 도선(5)과 도선(55) 사이에 연결된 임피던스 스위치를 보인다. 이 스위치는 예를 들어, 집적 임피던스(92) 및 게이트가 논리소자(94)에 의해 제어되는 MOS 트랜지스터로 구성된다. 임피던스(92)의 값은 상기 스위치의 형성된 임피던스가, 그 끝에 어떤 결합기가 위치한 선의 특성 임피던스 Z와 매칭된다. 논리소자(94)는 입력으로서 송신 승인신호 e를 수신하며, 결합기가 상기 선의 끝에 위치한 때에 0인 2진신호 q를 수신하는 NOR 게이트이다. 상기 신호 q의 0인 조건은 예를 들어 상기 집적회로의 외부에 연결된 점퍼에 의해 얻어질 수 있다. 따라서, 송신 승인신호 e가 0일 때에, 선의 끝에 위치한 결합기에 대해, 상기 MOS 트랜지스터는 도선(55), 공급버스(59) 및 임피던스(92)를 통해 노드(50)의 전위에 도선(5)을 연결하는 온 스위치를 형성한다. 따라서 비송신 모드에 있어서, 결합기는 앞서의 제3도에서의 실시예에서와 같이 매칭 임피던스(56)처럼 선(51)에 관계하여 동작한다. 집적회로의 외부 부품으로서 형성되는 매칭 임피던스의 연결은 더 이상 필요치 않다. 전송 승인신호 e가 1레벨에 있을 때, 상기 MOS 트랜지스터는 도선(5) 및 도선(55) 사이에 오프 스위치를 구성한다. 전송모드에 있어서, 선의 끝에 배치된 결합기는 그 선의 다른 끝에 위치한 매칭 임피던스의 효과에 의하여만 종속(subject)된다. 따라서, 스위치(63)가 온으로 절환될 때, 도선(5)에 수립된 전류-전압 파동은 다른 결합기를 향하여 상기 선(51)을 따라 전송된다. 이 파동의 선단(leading edge) 부분은 어느 매칭 임피던스의 존재에 의하여도 감쇠되지 않는다. 결합기가 선의 끝에 배치되지 않으면, 신호 q는 1이며, 트랜지스터(93)는 오프 절환된다. 전류-전압 파동의 리딩에지 부분은 상기 선(51)의 양끝을 향해 두개의 동등한 값으로 진행한다.

Claims (17)

  1. 특성 임피던스를 갖는 버스선(51)을 통해 다른 집적회로의 적어도 두 개의 동일한 결합기와 신호를 교환하기 위한 집적회로용 입-출력 결합기에 있어서, 제1도선(5)을 통해 버스선(51)에 연결된 송신기(6) 및 수신기(7)를 포함하며, 상기 송신기(6)는 온 및 오프 상태를 갖는 제1스위치(63)를 구비하고, 상기 제1스위치(63)는 온 상태에서 상기 제1도선(5)이 전위 Vb를 취하게하고 오프 상태에서 상기 제1도선(5)이 버스선(51)을 통해 전파되는 Vb와 상이한 전위를 취하게 하며, 적어도 하나의 제2스위치(64,65)가 온 및 오프 상태를 갖고, 온 상태에서 상기 제2스위치는 상기 도선(5)이 전위 Vtt를 취하게하고, 상기 제2스위치는, 이 제2스위치(64,65)의 온(on) 절환이 제1스위치(63)가 오프 상태로 절환된 후에만 가능하도록 구성되는 것을 특징으로 하는 입-출력 결합기.
  2. 제1항에 있어서, 상기 제2스위치(64)는 제1도선(5)의 전위가 전위 Vtt를 넘어 스레시홀드를 초과할 때 온 상태로 절환되는 것을 특징으로 하는 입-출력 결합기.
  3. 제1항에 있어서, 상기 스위치(65)를 온 절환시키기 위한 제1명령을 발생하기 위한 수단, 상기 제1명령을 차단하고 상기 제1스위치(63)를 온 상태로 절환하기 위한 제2명령을 발생하기 위한 수단, 및 상기 제1스위치(63)가 오프 상태로 절환될 때 미소한 지연후 상기 제1명령을 해제(unblocked)하기 위한 수단을 포함하는 것을 특징으로 하는 입-출력 결합기.
  4. 제3항에 있어서, 상기 제1스위치(63)를 온 절환시키기 위한 제1명령을 발생하기 위한 수단, 상기 제1명령을 차단하고 상기 제2스위치(65)를 온 상태로 절환하기 위한 제2명령을 발생하기 위한 수단, 및 상기 제2스위치(65)가 오프 상태로 절환될 때 미소한 지연후 상기 제1명령을 해제(unblocked)하기 위한 수단을 포함하는 것을 특징으로 하는 입-출력 결합기.
  5. 제3항에 있어서, 상기 제1스위치(63)가 오프 상태로 절환된 후 미소 지연을 제공하기 위한 논리 게이트를 더 포함하는 것을 특징으로 하는 입-출력 결합기.
  6. 제4항에 있어서, 상기 제1스위치(63)가 오프 상태로 절환된 후 미소한 지연을 제공하기 위한 논리게이트(66)를 더 포함하는 것을 특징으로 하는 입-출력 결합기.
  7. 제1항에 있어서, 제2도선(55) 및 이 제2도선(55)과 제1도선(5)간에 접속된 임피던스 스위치(92,93)를 더 포함하고, 상기 임피던스 스위치는 온 및 오프 상태를 갖고, 임피던스는 버스선(51)의 특성 임피던스와 같고, 상기 임피던스 스위치(92,93)는 상기 결합기가 비전송 모드에서 버스선(51)의 단부중 하나에 위치될 때 온 상태에 있는 것을 특징으로 하는 입-출력 결합기.
  8. 제2항에 있어서, 상기 제2스위치(64)가 온 상태에 있을 때, 이 제2스위치의 도전성이 상기 제1도선(5)의 전위로 증가하는 것을 특징으로 하는 입-출력 결합기.
  9. 제2항에 있어서, 상기 제2스위치(64)는, 전위 Vtt로 제2도선(55)에 연결된 드레인 및 상기 제1도선(5)에 연결된 게이트와 소스를 갖는 MOS 트랜지스터를 구비하는 것을 특징으로 하는 입-출력 결합기.
  10. 제7항에 있어서, 상기 임피던스 스위치(92,93)는 MOS 트랜지스터를 구비하는 것을 특징으로 하는 입-출력 결합기.
  11. 제3항에 있어서, 상기 제2스위치(64)는, 전위 Vtt로 제2도선(55)에 연결된 드레인 및 상기 제1도선(5)에 연결된 게이트와 소스를 갖는 MOS 트랜지스터를 구비하는 것을 특징으로 하는 입-출력 결합기.
  12. 제4항에 있어서, 상기 제2스위치(64)는, 전위 Vtt로 제2도선(55)에 연결된 드레인 및 상기 제1도선(5)에 연결된 게이트와 소스를 갖는 MOS 트랜지스터를 구비하는 것을 특징으로 하는 입-출력 결합기.
  13. 제5항에 있어서, 상기 제2스위치(64)는, 전위 Vtt로 제2도선(55)에 연결된 드레인 및 상기 제1도선(5)에 연결된 게이트와 소스를 갖는 MOS 트랜지스터를 구비하는 것을 특징으로 하는 입-출력 결합기.
  14. 제6항에 있어서, 상기 제2스위치(64)는, 전위 Vtt로 제2도선(55)에 연결된 드레인 및 상기 제1도선(5)에 연결된 게이트와 소스를 갖는 MOS 트랜지스터를 구비하는 것을 특징으로 하는 입-출력 결합기.
  15. 제7항에 있어서, 상기 제2스위치(64)는, 전위 Vtt로 제2도선(55)에 연결된 드레인 및 상기 제1도선(5)에 연결된 게이트와 소스를 갖는 MOS 트랜지스터를 구비하는 것을 특징으로 하는 입-출력 결합기.
  16. 제8항에 있어서, 상기 제2스위치(64)는, 전위 Vtt로 제2도선(55)에 연결된 드레인 및 상기 제1도선(5)에 연결된 게이트와 소스를 갖는 MOS 트랜지스터를 구비하는 것을 특징으로 하는 입-출력 결합기.
  17. 제10항에 있어서, 상기 제2스위치(64)는, 전위 Vtt로 제2도선(55)에 연결된 드레인 및 상기 제1도선(5)에 연결된 게이트와 소스를 갖는 MOS 트랜지스터를 구비하는 것을 특징으로 하는 입-출력 결합기.
KR1019960003276A 1995-02-08 1996-02-07 집적회로를 위한 입-출력 결합기 KR100242485B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR95-01457 1995-02-08
FR9501457A FR2730367A1 (fr) 1995-02-08 1995-02-08 Coupleur d'entree sortie de circuit integre

Publications (2)

Publication Number Publication Date
KR960032968A KR960032968A (ko) 1996-09-17
KR100242485B1 true KR100242485B1 (ko) 2000-02-01

Family

ID=9475953

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960003276A KR100242485B1 (ko) 1995-02-08 1996-02-07 집적회로를 위한 입-출력 결합기

Country Status (6)

Country Link
US (1) US5644254A (ko)
EP (1) EP0726667A1 (ko)
JP (1) JP3113573B2 (ko)
KR (1) KR100242485B1 (ko)
CA (1) CA2169026C (ko)
FR (1) FR2730367A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE502835C2 (sv) * 1994-11-23 1996-01-29 Ellemtel Utvecklings Ab Termineringsnätsrelaterat kopplingsarrangemang
US5872464A (en) * 1996-08-12 1999-02-16 Cypress Semiconductor Corp. Input buffer with stabilized trip points
US6023176A (en) * 1998-03-27 2000-02-08 Cypress Semiconductor Corp. Input buffer
US7099395B1 (en) * 2000-11-07 2006-08-29 Rambus Inc. Reducing coupled noise in pseudo-differential signaling systems
US6891500B2 (en) * 2002-03-18 2005-05-10 Christopher J. Hall Method and apparatus for geolocating a wireless communications device
US8035455B1 (en) 2005-12-21 2011-10-11 Cypress Semiconductor Corporation Oscillator amplitude control network
DE102006001671B4 (de) * 2006-01-12 2010-09-30 Siemens Ag Vorrichtung mit einem bewegten und einem stationären System
US8564252B2 (en) * 2006-11-10 2013-10-22 Cypress Semiconductor Corporation Boost buffer aid for reference buffer
US8035401B2 (en) 2007-04-18 2011-10-11 Cypress Semiconductor Corporation Self-calibrating driver for charging a capacitive load to a desired voltage
US8364870B2 (en) 2010-09-30 2013-01-29 Cypress Semiconductor Corporation USB port connected to multiple USB compliant devices
US9667240B2 (en) 2011-12-02 2017-05-30 Cypress Semiconductor Corporation Systems and methods for starting up analog circuits

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06105875B2 (ja) * 1986-04-22 1994-12-21 日本電気株式会社 半導体集積論理回路
JPH01135118A (ja) * 1987-11-19 1989-05-26 Mitsubishi Electric Corp 半導体集積回路
JP2542678B2 (ja) * 1988-06-17 1996-10-09 富士通株式会社 半導体装置
JPH0222917A (ja) * 1988-07-11 1990-01-25 Fujitsu Ltd 半導体装置
US4877978A (en) * 1988-09-19 1989-10-31 Cypress Semiconductor Output buffer tri-state noise reduction circuit
JP2736789B2 (ja) * 1988-09-24 1998-04-02 三菱電機株式会社 ドライバ回路装置
JPH031614A (ja) * 1989-05-29 1991-01-08 Fuji Electric Co Ltd スリーステートバッファ回路
US5134311A (en) * 1990-06-07 1992-07-28 International Business Machines Corporation Self-adjusting impedance matching driver
US5019728A (en) * 1990-09-10 1991-05-28 Ncr Corporation High speed CMOS backpanel transceiver
US5179299A (en) * 1990-11-05 1993-01-12 Ncr Corporation Cmos low output voltage bus driver
US5287386A (en) * 1991-03-27 1994-02-15 Thinking Machines Corporation Differential driver/receiver circuit
US5341039A (en) * 1991-04-19 1994-08-23 Mitsubishi Denki Kabushiki Kaisha High frequency integrated circuit device including a circuit for decreasing reflected signals in wiring formed on a semiconductor substrate
JP3025118B2 (ja) * 1992-10-26 2000-03-27 株式会社日立製作所 半導体集積回路装置と情報処理システム
DE69428045T2 (de) * 1993-06-08 2002-04-18 Nat Semiconductor Corp Programmierbarer cmos bus- und übertragungsleitungstreiber

Also Published As

Publication number Publication date
JPH08272500A (ja) 1996-10-18
KR960032968A (ko) 1996-09-17
EP0726667A1 (fr) 1996-08-14
FR2730367A1 (fr) 1996-08-09
CA2169026A1 (fr) 1996-08-09
JP3113573B2 (ja) 2000-12-04
US5644254A (en) 1997-07-01
FR2730367B1 (ko) 1997-03-07
CA2169026C (fr) 2000-04-04

Similar Documents

Publication Publication Date Title
US6054881A (en) Input/output (I/O) buffer selectively providing resistive termination for a transmission line coupled thereto
US5418478A (en) CMOS differential twisted-pair driver
KR100292573B1 (ko) 고속차동라인구동기
KR100232318B1 (ko) 푸시 풀 회로
US3585399A (en) A two impedance branch termination network for interconnecting two systems for bidirectional transmission
RU2369977C2 (ru) Устройство сопряжения токового режима для высокоскоростной связи вне микросхем
US20010013075A1 (en) Driver circuit, receiver circuit, and signal transmission bus system
KR100242485B1 (ko) 집적회로를 위한 입-출력 결합기
US5019724A (en) Noise tolerant input buffer
JPH07202947A (ja) 信号伝送回路
JPH05265614A (ja) 双方向信号伝送回路
JPH05199239A (ja) 同時双方向トランシーバ
JP2003069413A (ja) 半導体装置、その駆動方法及びその設定方法
US6625206B1 (en) Simultaneous bidirectional data transmission system and method
US6838900B2 (en) Middle pull-up point-to-point transceiving bus structure
US6281702B1 (en) CMOS small signal terminated hysteresis receiver
US6359465B1 (en) CMOS small signal switchable adjustable impedence terminator network
KR100486301B1 (ko) 전력 소비를 감소시키는 종단 회로.
US6373276B1 (en) CMOS small signal switchable impedence and voltage adjustable terminator with hysteresis receiver network
KR920007097B1 (ko) 제어된 사다리꼴 회전율을 갖는 버스 전송기
US6262591B1 (en) SOI small signal terminated receiver
WO1997030398A1 (en) Apparatus and method for signal handling on gtl-type buses
US5982218A (en) Input circuit provided in a semiconductor integrated circuit, used in high-speed small-amplitude signal transmission system
US20080024162A1 (en) Constant impedance cmos output buffer
JP3008873B2 (ja) 信号伝送装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee