JPH05199239A - 同時双方向トランシーバ - Google Patents
同時双方向トランシーバInfo
- Publication number
- JPH05199239A JPH05199239A JP4092738A JP9273892A JPH05199239A JP H05199239 A JPH05199239 A JP H05199239A JP 4092738 A JP4092738 A JP 4092738A JP 9273892 A JP9273892 A JP 9273892A JP H05199239 A JPH05199239 A JP H05199239A
- Authority
- JP
- Japan
- Prior art keywords
- transceiver
- driver
- differential current
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/01759—Coupling arrangements; Interface arrangements with a bidirectional operation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】 （修正有）
【目的】低電力及び十分なノイズ・マージンにより同時
通信を達成する双方向データ・バス・トランシーバ構成
を提供する。 【構成】本発明のデジタル・データ・トランシーバは従
来のプッシュ・プル・ドライバ１０８，１２８及び新規
なレシーバ１１０，１２０により構成される。両トラン
シーバは同じ通信ライン１０６を介してデータを駆動
し、同時にデータを受信できる。直列抵抗Ｒ０がドライ
バ出力と通信ライン間に配置されライン上における不要
な反射を防止する。ドライバ出力は差動電流機構１１
６，１２６への入力用に抵抗分圧器Ｒ１，Ｒ２により半
分に分圧される。差動電流機構は差動電流スイッチ及び
フィードバック回路を有する。差動電流スイッチは直列
抵抗の両端の信号レベルを比較し、レシーバ用の出力を
抽出する。フィードバック回路は差動電流スイッチにフ
ィードバックを提供し、ノイズ・マージンを増加する。
通信を達成する双方向データ・バス・トランシーバ構成
を提供する。 【構成】本発明のデジタル・データ・トランシーバは従
来のプッシュ・プル・ドライバ１０８，１２８及び新規
なレシーバ１１０，１２０により構成される。両トラン
シーバは同じ通信ライン１０６を介してデータを駆動
し、同時にデータを受信できる。直列抵抗Ｒ０がドライ
バ出力と通信ライン間に配置されライン上における不要
な反射を防止する。ドライバ出力は差動電流機構１１
６，１２６への入力用に抵抗分圧器Ｒ１，Ｒ２により半
分に分圧される。差動電流機構は差動電流スイッチ及び
フィードバック回路を有する。差動電流スイッチは直列
抵抗の両端の信号レベルを比較し、レシーバ用の出力を
抽出する。フィードバック回路は差動電流スイッチにフ
ィードバックを提供し、ノイズ・マージンを増加する。
Description
【０００１】
【産業上の利用分野】本発明は一般にデジタル通信に関
し、更に詳しくは同時デジタル・データ通信のための双
方向バス構成に関する。
し、更に詳しくは同時デジタル・データ通信のための双
方向バス構成に関する。
【０００２】
【従来の技術】従来のデジタル・データ通信システムで
は、１つ或いは複数のデータ・バスが種々のサブシステ
ム間において通信を司る。各データ・バスは一般に８、
１６、３２、６４或いは更に多くの固有のデータ経路を
有し、これらは実質的にワイヤ配線或いは半導体配線に
より構成される。
は、１つ或いは複数のデータ・バスが種々のサブシステ
ム間において通信を司る。各データ・バスは一般に８、
１６、３２、６４或いは更に多くの固有のデータ経路を
有し、これらは実質的にワイヤ配線或いは半導体配線に
より構成される。
【０００３】更に、データ・バスは単方向或いは双方向
である。単方向構成では、データ・バスは情報を単方向
にだけ転送するように適合される。しばしばドライバが
データ・バスの一方の終端上に存在し、互換のレシーバ
が他の終端上に存在する。
である。単方向構成では、データ・バスは情報を単方向
にだけ転送するように適合される。しばしばドライバが
データ・バスの一方の終端上に存在し、互換のレシーバ
が他の終端上に存在する。
【０００４】従来の実施例では、ドライバは伝統的にレ
シーバよりも大きな電力を必要とする。その結果、設計
者は電力消費に配慮し、しばしばドライバの設計に焦点
を置く。電力消費を減少させ、性能を向上させるため
に、よく知られる" プッシュ・プル"ドライバが一般に
使用される。
シーバよりも大きな電力を必要とする。その結果、設計
者は電力消費に配慮し、しばしばドライバの設計に焦点
を置く。電力消費を減少させ、性能を向上させるため
に、よく知られる" プッシュ・プル"ドライバが一般に
使用される。
【０００５】様々なプッシュ・プル・ドライバが種々の
半導体製造メーカから販売されている。例えば、モデル
Ａｍ２６ＬＳ３１プッシュ・プル・ドライバが現在、Ad
vanced Micro Devices社、ＵＳＡから提供されている。
また、モデルＳＮ７４Ｓ２４０プッシュ・プル・ドライ
バが Texas Instruments社、ＵＳＡから提供されてい
る。
半導体製造メーカから販売されている。例えば、モデル
Ａｍ２６ＬＳ３１プッシュ・プル・ドライバが現在、Ad
vanced Micro Devices社、ＵＳＡから提供されている。
また、モデルＳＮ７４Ｓ２４０プッシュ・プル・ドライ
バが Texas Instruments社、ＵＳＡから提供されてい
る。
【０００６】データ・バスの双方向構成においては、デ
ータは双方向に転送される。双方向構成はしばしば、デ
ータ・バスと入出力装置との間の相互接続数を減少させ
るために使用されている。本質的にデータ・バスは、共
用データ・バスを介し、入出力装置を含む種々のサブシ
ステム間における通信を提供する" パーティ・ライン"
として機能する。双方向データ・バスはドライバとレシ
ーバの両者、或いは一体的に"トランシーバ"をデータ・
バスの各終端に有する。Henze 等による米国特許第４５
７３１６８号は、モデルＡｍ２６Ｌ５３２ドライバ及び
モデルＡｍ２６Ｌ５３２レシーバを開示しており、これ
らは組み合わされて双方向データ・バスの終端にトラン
シーバとして使用される。更に、Lauffer等 による米国
特許第４７１３８２７号はデータ・バス上で使用される
双方向トランシーバを示している。
ータは双方向に転送される。双方向構成はしばしば、デ
ータ・バスと入出力装置との間の相互接続数を減少させ
るために使用されている。本質的にデータ・バスは、共
用データ・バスを介し、入出力装置を含む種々のサブシ
ステム間における通信を提供する" パーティ・ライン"
として機能する。双方向データ・バスはドライバとレシ
ーバの両者、或いは一体的に"トランシーバ"をデータ・
バスの各終端に有する。Henze 等による米国特許第４５
７３１６８号は、モデルＡｍ２６Ｌ５３２ドライバ及び
モデルＡｍ２６Ｌ５３２レシーバを開示しており、これ
らは組み合わされて双方向データ・バスの終端にトラン
シーバとして使用される。更に、Lauffer等 による米国
特許第４７１３８２７号はデータ・バス上で使用される
双方向トランシーバを示している。
【０００７】更に、従来のデータ・バスの各データ経路
は本質的に伝送ラインの特性を表す。従って、特性イン
ピーダンスＺ0 がデータ・バスを特性化するために規定
される。特性インピーダンスＺ0 は伝導性及び絶縁性の
材料の選択、伝導体のスペーシング、及びデータ・バス
の電気的特性に影響を与える他のファクタにより設計及
び製造の間に規定される。
は本質的に伝送ラインの特性を表す。従って、特性イン
ピーダンスＺ0 がデータ・バスを特性化するために規定
される。特性インピーダンスＺ0 は伝導性及び絶縁性の
材料の選択、伝導体のスペーシング、及びデータ・バス
の電気的特性に影響を与える他のファクタにより設計及
び製造の間に規定される。
【０００８】２つのサブシステム間においてデータ・バ
ス上を情報が伝送される時、データ・バスの"リンギン
グ"を阻止することが非常に重要である。すなわち、ド
ライバ及びレシーバからの不要な電気的反射により生成
されるノイズを最小化することである。リンギングはノ
イズ・マージンを減少させ、純性能に影響を及ぼす。ド
ライバが動作中は、電気的終端或いは基準ノード（これ
は典型的にはグランドである）へのシンク（sink）が最
適にレシーバに設けられ、これらの反射を除去する。こ
の目的のために、データ・バス上の各伝送ラインの特性
インピーダンスＺ0 は、典型的にはデータ・バス及び基
準ノードに接続される実質的に等価な負荷インピーダン
スと一致させられている。ほとんどのデータ・バスは５
０オームから２００オームの範囲の特性インピーダンス
Ｚ0を有する伝送ラインを有する。
ス上を情報が伝送される時、データ・バスの"リンギン
グ"を阻止することが非常に重要である。すなわち、ド
ライバ及びレシーバからの不要な電気的反射により生成
されるノイズを最小化することである。リンギングはノ
イズ・マージンを減少させ、純性能に影響を及ぼす。ド
ライバが動作中は、電気的終端或いは基準ノード（これ
は典型的にはグランドである）へのシンク（sink）が最
適にレシーバに設けられ、これらの反射を除去する。こ
の目的のために、データ・バス上の各伝送ラインの特性
インピーダンスＺ0 は、典型的にはデータ・バス及び基
準ノードに接続される実質的に等価な負荷インピーダン
スと一致させられている。ほとんどのデータ・バスは５
０オームから２００オームの範囲の特性インピーダンス
Ｚ0を有する伝送ラインを有する。
【０００９】この他には、Lauffer等による米国特許第
４７１３８２７号、及びWilson による米国特許第４９
１２７２４号がマッチング抵抗を使用する双方向バス構
成を開示している。この抵抗は伝送中における反射を防
止するためにラインを効果的に終端する。
４７１３８２７号、及びWilson による米国特許第４９
１２７２４号がマッチング抵抗を使用する双方向バス構
成を開示している。この抵抗は伝送中における反射を防
止するためにラインを効果的に終端する。
【００１０】従来の双方向データ・バス構成は入出力接
続及び他のコンピュータ・ハードウェアを減少させる
が、このバス構成はコンピュータ・サブシステム間にお
けるデータの対話速度を減少させる。特に、これらの構
成においては一般的にデジタル情報の同時交換は提供さ
れず、また提供するものについては、電力効率及び十分
なノイズ・マージンを考慮した方法により同時通信を行
うことができない。
続及び他のコンピュータ・ハードウェアを減少させる
が、このバス構成はコンピュータ・サブシステム間にお
けるデータの対話速度を減少させる。特に、これらの構
成においては一般的にデジタル情報の同時交換は提供さ
れず、また提供するものについては、電力効率及び十分
なノイズ・マージンを考慮した方法により同時通信を行
うことができない。
【００１１】IBM Technical Disclosure Bulletin、Vo
l.23、No.4、pp.1435-1437、September 1980に記載され
ているA.Y.Chang及びP.J.Pandya による記事" 同時双方
向トランシーバ回路（Simultaneous Bidirectional Tra
nsceiver Circuit）"では、単一ワイヤ上においてデジ
タル情報を同時転送及び受信可能な双方向トランシーバ
回路を表している。ここでは電流源を有する特殊なドラ
イバが使用されている。
l.23、No.4、pp.1435-1437、September 1980に記載され
ているA.Y.Chang及びP.J.Pandya による記事" 同時双方
向トランシーバ回路（Simultaneous Bidirectional Tra
nsceiver Circuit）"では、単一ワイヤ上においてデジ
タル情報を同時転送及び受信可能な双方向トランシーバ
回路を表している。ここでは電流源を有する特殊なドラ
イバが使用されている。
【００１２】しかしながら、これらの開示されたトラン
シーバは残念ながら（１）ノイズを生成し且つ他の近隣
のレシーバを乱すグランド電流を誘導し、（２）大きな
電力を消費し（平均電力消費は約１０５ミリワット）、
（３）スイッチング・ノイズに対して敏感である、すな
わちデータが論理ハイ（"１"）から論理ロウ（"０"）或
いはその逆にその状態をスイッチする際にノイズが生成
される。
シーバは残念ながら（１）ノイズを生成し且つ他の近隣
のレシーバを乱すグランド電流を誘導し、（２）大きな
電力を消費し（平均電力消費は約１０５ミリワット）、
（３）スイッチング・ノイズに対して敏感である、すな
わちデータが論理ハイ（"１"）から論理ロウ（"０"）或
いはその逆にその状態をスイッチする際にノイズが生成
される。
【００１３】Cavaliere 等による米国特許第４６９８８
００号は前述の記事の中で開示されたトランシーバ回路
と非常に類似した同時双方向トランシーバ回路を開示し
ている。実際に、A.Y.Chang はこの特許の共同著者であ
り共同発明者である。この特許は前述の記事の中で開示
されたトランシーバ回路の改善形と思われる。更に詳し
くは、この特許は電力消費を低下させるトランシーバ回
路を開示する（約７５ミリワット平均電力）。
００号は前述の記事の中で開示されたトランシーバ回路
と非常に類似した同時双方向トランシーバ回路を開示し
ている。実際に、A.Y.Chang はこの特許の共同著者であ
り共同発明者である。この特許は前述の記事の中で開示
されたトランシーバ回路の改善形と思われる。更に詳し
くは、この特許は電力消費を低下させるトランシーバ回
路を開示する（約７５ミリワット平均電力）。
【００１４】しかしながら、電流源を有する特殊なドラ
イバが依然としてこれらの権利化されたトランシーバ回
路においては使用されている。更に、トランシーバ回路
の特殊なドライバは、従来のプッシュ・プル・ドライバ
よりも大きな電力を消費する。最終的にノイズ・マージ
ンは依然として理想的なものとはならない。
イバが依然としてこれらの権利化されたトランシーバ回
路においては使用されている。更に、トランシーバ回路
の特殊なドライバは、従来のプッシュ・プル・ドライバ
よりも大きな電力を消費する。最終的にノイズ・マージ
ンは依然として理想的なものとはならない。
【００１５】
【発明が解決しようとする課題】従って、本発明の目的
は低電力及び十分なノイズ・マージンにより同時通信を
達成する双方向データ・バス・トランシーバ構成を提供
する。
は低電力及び十分なノイズ・マージンにより同時通信を
達成する双方向データ・バス・トランシーバ構成を提供
する。
【００１６】
【課題を解決するための手段】本発明は同時双方向バス
・トランシーバ及びその方法に関する。双方向バス・ト
ランシーバが、コンピュータ・システムにおけるデータ
或いは制御ラインなどの通信ラインの各終端に配置され
る。双方向バス・トランシーバはドライバ及びレシーバ
を有する。
・トランシーバ及びその方法に関する。双方向バス・ト
ランシーバが、コンピュータ・システムにおけるデータ
或いは制御ラインなどの通信ラインの各終端に配置され
る。双方向バス・トランシーバはドライバ及びレシーバ
を有する。
【００１７】通信ラインの一方の終端において、局所ト
ランシーバが関連するドライバを介し、通信ラインの他
端の遠隔トランシーバに論理信号を送信する。同時に局
所トランシーバは関連するレシーバを介し、遠隔トラン
シーバからの論理信号を受信する。
ランシーバが関連するドライバを介し、通信ラインの他
端の遠隔トランシーバに論理信号を送信する。同時に局
所トランシーバは関連するレシーバを介し、遠隔トラン
シーバからの論理信号を受信する。
【００１８】本発明によれば、差動電流スイッチが各ト
ランシーバのレシーバに設けられる。差動電流スイッチ
は、通信ラインと等価な抵抗値を有し、通信ラインの終
端に接続される抵抗の両端の信号を比較するように構成
される。抵抗の両端の信号を比較することにより、差動
電流スイッチは遠隔ドライバの論理状態に一致する出力
を抽出する。
ランシーバのレシーバに設けられる。差動電流スイッチ
は、通信ラインと等価な抵抗値を有し、通信ラインの終
端に接続される抵抗の両端の信号を比較するように構成
される。抵抗の両端の信号を比較することにより、差動
電流スイッチは遠隔ドライバの論理状態に一致する出力
を抽出する。
【００１９】
【実施例】図１は双方向バス・トランシーバ１０４と通
信する双方向バス・トランシーバ１０２のブロック図を
示す。本発明によれば、トランシーバ１０２及び１０４
は特性インピーダンスＺ0 を有する同一のデータ経路１
０６を通じて、同時にデータをドライブ及び受信でき
る。
信する双方向バス・トランシーバ１０２のブロック図を
示す。本発明によれば、トランシーバ１０２及び１０４
は特性インピーダンスＺ0 を有する同一のデータ経路１
０６を通じて、同時にデータをドライブ及び受信でき
る。
【００２０】トランシーバ１０２及び１０４は実質的に
同じである。従って、トランシーバ１０２の構成に関す
る直接的議論はトランシーバ１０４にも当てはまる。更
に図１で示されるように、同様の参照番号が構成要素の
識別に対して使用されている。
同じである。従って、トランシーバ１０２の構成に関す
る直接的議論はトランシーバ１０４にも当てはまる。更
に図１で示されるように、同様の参照番号が構成要素の
識別に対して使用されている。
【００２１】トランシーバ１０２は従来のドライバ１０
８及び新規なレシーバ１１０とにより構成される。実施
例ではドライバ１０８はプッシュ・プル・ドライバであ
る。これはその効率的な電力特性を考慮したからであ
る。抵抗Ｒ0 はインピーダンスＺ0 を有し、ドライバ１
０８及びデータ経路１０６に直列に接続され、データ経
路１０６上における不要な反射（リンギング）を防止す
る。トランシーバ１０２の前述の要素は必要に応じて、
全体的或いは部分的に、集積回路（ＩＣ）上に配置され
る。
８及び新規なレシーバ１１０とにより構成される。実施
例ではドライバ１０８はプッシュ・プル・ドライバであ
る。これはその効率的な電力特性を考慮したからであ
る。抵抗Ｒ0 はインピーダンスＺ0 を有し、ドライバ１
０８及びデータ経路１０６に直列に接続され、データ経
路１０６上における不要な反射（リンギング）を防止す
る。トランシーバ１０２の前述の要素は必要に応じて、
全体的或いは部分的に、集積回路（ＩＣ）上に配置され
る。
【００２２】実施例では、プッシュ・プル・ドライバ１
０８は論理ハイとして＋０．５Ｖ、論理ロウとして−
０．５Ｖの出力電圧をライン１１２上に駆動できる。レ
シーバ１１０においては、出力電圧は抵抗Ｒ1及びＲ2と
で構成される電圧分割器により半分に分圧される。これ
らの抵抗は等しい抵抗値を有し、ノード１１４に＋０．
２５Ｖ或いは−０．２５Ｖを提供する。
０８は論理ハイとして＋０．５Ｖ、論理ロウとして−
０．５Ｖの出力電圧をライン１１２上に駆動できる。レ
シーバ１１０においては、出力電圧は抵抗Ｒ1及びＲ2と
で構成される電圧分割器により半分に分圧される。これ
らの抵抗は等しい抵抗値を有し、ノード１１４に＋０．
２５Ｖ或いは−０．２５Ｖを提供する。
【００２３】差動電流機構１１６はノード１１４の電圧
とデータ経路１０６の終端電圧とを比較することによ
り、レシーバ１１０の出力を提供する。終端電圧は抵抗
Ｒ3 を介し多少変更される。差動電流機構１１６の機能
について、次に簡単に述べる。ノード１１４（−ＩＮ）
の電圧がノード１１８の電圧よりも大きいと、差動電流
機構１１６は論理ロウ（−ＩＮに対応）をレシーバ１１
０の出力として提供する。それに対し、ノード１１８
（＋ＩＮ）の電圧がノード１１４の電圧よりも大きい
と、差動電流機構１１６は論理ハイ（＋ＩＮに対応）を
レシーバ１１０の出力として提供する。
とデータ経路１０６の終端電圧とを比較することによ
り、レシーバ１１０の出力を提供する。終端電圧は抵抗
Ｒ3 を介し多少変更される。差動電流機構１１６の機能
について、次に簡単に述べる。ノード１１４（−ＩＮ）
の電圧がノード１１８の電圧よりも大きいと、差動電流
機構１１６は論理ロウ（−ＩＮに対応）をレシーバ１１
０の出力として提供する。それに対し、ノード１１８
（＋ＩＮ）の電圧がノード１１４の電圧よりも大きい
と、差動電流機構１１６は論理ハイ（＋ＩＮに対応）を
レシーバ１１０の出力として提供する。
【００２４】図１の回路の特定な実施例は、ドライバ１
０８及び１２８により出力される定状状態論理の４つの
可能な組合せを考慮して説明される。図１の回路のそれ
ぞれ別のロケーションにおける論理状態及び定状状態信
号応答を表１に示す。
０８及び１２８により出力される定状状態論理の４つの
可能な組合せを考慮して説明される。図１の回路のそれ
ぞれ別のロケーションにおける論理状態及び定状状態信
号応答を表１に示す。
【００２５】
【表１】
【００２６】表１に示すように、各トランシーバ１０２
及び１０４におけるレシーバ１１０及び１２０の出力
は、他方のトランシーバ内のプッシュ・プル・ドライバ
と同じ論理レベルを示す。換言すれば、データ経路１０
６の一方の終端上のドライバは常に他端のレシーバと同
じ論理位相にある。従って、データ経路１０６上におい
て同時通信が発生する。
及び１０４におけるレシーバ１１０及び１２０の出力
は、他方のトランシーバ内のプッシュ・プル・ドライバ
と同じ論理レベルを示す。換言すれば、データ経路１０
６の一方の終端上のドライバは常に他端のレシーバと同
じ論理位相にある。従って、データ経路１０６上におい
て同時通信が発生する。
【００２７】本発明の動作を更に理解するために、表１
の値の由来に関する回路分析について次に示す。
の値の由来に関する回路分析について次に示す。
【００２８】データ経路の抵抗値は相対的に無視できる
ため、考察しないことにする。トランシーバ１０２及び
１０４は実質的に同一なため、ノード１１８及び１２８
の定常状態電圧、すなわちそれぞれの差動電流機構１１
６及び１２６の正入力（＋ＩＮ）は実質的に等価であ
る。更に、ノード１１４及び１２４の電圧、すなわちそ
れぞれの差動電流機構１１６及び１２６の負入力（−Ｉ
Ｎ）は、対応するドライバ１０８或いは１２８の出力電
圧の半分である。
ため、考察しないことにする。トランシーバ１０２及び
１０４は実質的に同一なため、ノード１１８及び１２８
の定常状態電圧、すなわちそれぞれの差動電流機構１１
６及び１２６の正入力（＋ＩＮ）は実質的に等価であ
る。更に、ノード１１４及び１２４の電圧、すなわちそ
れぞれの差動電流機構１１６及び１２６の負入力（−Ｉ
Ｎ）は、対応するドライバ１０８或いは１２８の出力電
圧の半分である。
【００２９】レシーバ１１０及び１２０の中心部は差動
電流機構１１６及び１２６内に存在する。差動電流機構
１１６及び１２６を構成する特定の回路には様々な形式
がある。本説明において述べられている機能を有する差
動電流機構であれば、どのような形式のものでも使用可
能である。次に示す説明は表１の行に直接対応するもの
である。
電流機構１１６及び１２６内に存在する。差動電流機構
１１６及び１２６を構成する特定の回路には様々な形式
がある。本説明において述べられている機能を有する差
動電流機構であれば、どのような形式のものでも使用可
能である。次に示す説明は表１の行に直接対応するもの
である。
【００３０】両ドライバ１０８及び１２８が＋０．５Ｖ
すなわち論理ハイを出力すると、両レシーバ１１０及び
１２０は同時通信の発生により論理ハイを出力する。こ
の場合、＋０．５Ｖがトランシーバ１０２のライン１１
８（トランシーバ１の＋ＩＮ）及びトランシーバ１０４
のライン１２８（トランシーバ２の＋ＩＮ）に現れる。
更に、＋０．２５Ｖがトランシーバ１０２のノード１１
４（トランシーバ１の−ＩＮ）及びトランシーバ１０４
のノード１２４（トランシーバ２の−ＩＮ）に現れる。
ここで両トランシーバ１０２及び１０４において、＋Ｉ
Ｎにおける電圧は−ＩＮにおける電圧よりも大きい。こ
れらの電圧により誘導される差動電流により、差動電流
機構１１６及び１２６は＋ＩＮ＞−ＩＮに対応して論理
ハイを示す。
すなわち論理ハイを出力すると、両レシーバ１１０及び
１２０は同時通信の発生により論理ハイを出力する。こ
の場合、＋０．５Ｖがトランシーバ１０２のライン１１
８（トランシーバ１の＋ＩＮ）及びトランシーバ１０４
のライン１２８（トランシーバ２の＋ＩＮ）に現れる。
更に、＋０．２５Ｖがトランシーバ１０２のノード１１
４（トランシーバ１の−ＩＮ）及びトランシーバ１０４
のノード１２４（トランシーバ２の−ＩＮ）に現れる。
ここで両トランシーバ１０２及び１０４において、＋Ｉ
Ｎにおける電圧は−ＩＮにおける電圧よりも大きい。こ
れらの電圧により誘導される差動電流により、差動電流
機構１１６及び１２６は＋ＩＮ＞−ＩＮに対応して論理
ハイを示す。
【００３１】ドライバ１０８及び１２８が論理ロウとし
て−０．５Ｖを出力すると、両レシーバ１１０及び１２
０は適切な同時通信の発生として論理ロウを出力する。
この場合、−０．５Ｖがトランシーバ１０２のライン１
１８（トランシーバ１の＋ＩＮ）及びトランシーバ１０
４のライン１２８（トランシーバ２の＋ＩＮ）に現れ
る。更に、−０．２５Ｖがトランシーバ１０２のノード
１１４（トランシーバ１の−ＩＮ）及びトランシーバ１
０４のノード１２４（トランシーバ２の−ＩＮ）に現れ
る。ここで両トランシーバ１０２及び１０４において、
−ＩＮにおける電圧は＋ＩＮにおける電圧よりも大き
い。これらの電圧により誘導される差動電流により、差
動電流機構１１６及び１２６は−ＩＮ＞＋ＩＮに対応し
て論理ロウを示す。
て−０．５Ｖを出力すると、両レシーバ１１０及び１２
０は適切な同時通信の発生として論理ロウを出力する。
この場合、−０．５Ｖがトランシーバ１０２のライン１
１８（トランシーバ１の＋ＩＮ）及びトランシーバ１０
４のライン１２８（トランシーバ２の＋ＩＮ）に現れ
る。更に、−０．２５Ｖがトランシーバ１０２のノード
１１４（トランシーバ１の−ＩＮ）及びトランシーバ１
０４のノード１２４（トランシーバ２の−ＩＮ）に現れ
る。ここで両トランシーバ１０２及び１０４において、
−ＩＮにおける電圧は＋ＩＮにおける電圧よりも大き
い。これらの電圧により誘導される差動電流により、差
動電流機構１１６及び１２６は−ＩＮ＞＋ＩＮに対応し
て論理ロウを示す。
【００３２】ドライバ１２８が論理ロウである−０．５
Ｖを出力する一方で、ドライバ１０８が論理ハイである
＋０．５Ｖを出力すると、レシーバ１２０は論理ハイ
を、またレシーバ１１０は論理ロウを出力しなければな
らない。この場合、０．０Ｖがトランシーバ１０２のラ
イン１１８（トランシーバ１の＋ＩＮ）及びトランシー
バ１０４のライン１２８（トランシーバ２の＋ＩＮ）に
現れる。更に、＋０．２５Ｖがトランシーバ１０２のノ
ード１１４（トランシーバ１の−ＩＮ）に、また−０．
２５Ｖがトランシーバ１０４のノード１２４（トランシ
ーバ２の−ＩＮ）に現れる。これらの電圧により誘導さ
れる差動電流により、差動電流機構１１６及び１２６は
それぞれ、論理ロウ（−ＩＮ＞＋ＩＮ）及び論理ハイ
（＋ＩＮ＞−ＩＮ）を示す。
Ｖを出力する一方で、ドライバ１０８が論理ハイである
＋０．５Ｖを出力すると、レシーバ１２０は論理ハイ
を、またレシーバ１１０は論理ロウを出力しなければな
らない。この場合、０．０Ｖがトランシーバ１０２のラ
イン１１８（トランシーバ１の＋ＩＮ）及びトランシー
バ１０４のライン１２８（トランシーバ２の＋ＩＮ）に
現れる。更に、＋０．２５Ｖがトランシーバ１０２のノ
ード１１４（トランシーバ１の−ＩＮ）に、また−０．
２５Ｖがトランシーバ１０４のノード１２４（トランシ
ーバ２の−ＩＮ）に現れる。これらの電圧により誘導さ
れる差動電流により、差動電流機構１１６及び１２６は
それぞれ、論理ロウ（−ＩＮ＞＋ＩＮ）及び論理ハイ
（＋ＩＮ＞−ＩＮ）を示す。
【００３３】ドライバ１２８が論理ハイである＋０．５
Ｖを出力する一方で、ドライバ１０８が論理ロウである
−０．５Ｖを出力すると、レシーバ１２０は論理ロウ
を、またレシーバ１１０は論理ハイを出力しなければな
らない。この場合、０．０Ｖがトランシーバ１０２のラ
イン１１８（トランシーバ１の＋ＩＮ）及びトランシー
バ１０４のライン１２８（トランシーバ２の＋ＩＮ）に
現れる。更に、−０．２５Ｖがトランシーバ１０２のノ
ード１１４（トランシーバ１の−ＩＮ）に、また＋０．
２５Ｖがトランシーバ１０４のノード１２４（トランシ
ーバ２の−ＩＮ）に現れる。これらの電圧により誘導さ
れる差動電流により、差動電流機構１１６及び１２６は
それぞれ、論理ハイ（＋ＩＮ＞−ＩＮ）及び論理ロウ
（−ＩＮ＞＋ＩＮ）を示す。
Ｖを出力する一方で、ドライバ１０８が論理ロウである
−０．５Ｖを出力すると、レシーバ１２０は論理ロウ
を、またレシーバ１１０は論理ハイを出力しなければな
らない。この場合、０．０Ｖがトランシーバ１０２のラ
イン１１８（トランシーバ１の＋ＩＮ）及びトランシー
バ１０４のライン１２８（トランシーバ２の＋ＩＮ）に
現れる。更に、−０．２５Ｖがトランシーバ１０２のノ
ード１１４（トランシーバ１の−ＩＮ）に、また＋０．
２５Ｖがトランシーバ１０４のノード１２４（トランシ
ーバ２の−ＩＮ）に現れる。これらの電圧により誘導さ
れる差動電流により、差動電流機構１１６及び１２６は
それぞれ、論理ハイ（＋ＩＮ＞−ＩＮ）及び論理ロウ
（−ＩＮ＞＋ＩＮ）を示す。
【００３４】図２は本発明による図１のトランシーバ内
のデータ・レシーバ１１０のブロック図を表す。レシー
バ１１０は差動電流スイッチ及びフィードバック回路を
有する差動電流機構１１６により構成される。
のデータ・レシーバ１１０のブロック図を表す。レシー
バ１１０は差動電流スイッチ及びフィードバック回路を
有する差動電流機構１１６により構成される。
【００３５】差動電流スイッチは差動電流機構１１６の
ノード１１４及び１１８における相補型入力（＋ＩＮ、
−ＩＮ）の論理状態に基づき、レシーバ１１０の−ＯＵ
Ｔ及び＋ＯＵＴに差動出力を提供する。差動電流スイッ
チはスイッチング素子Ｓ1−Ｓ5 及び抵抗Ｒ4−Ｒ8によ
り構成される。スイッチング素子Ｓ1−Ｓ5は数多くの形
式を取ることが可能であり、これらにはｎｐｎトランジ
スタ、ｐｎｐトランジスタ、ＭＯＳＦＥＴなどが含まれ
る。
ノード１１４及び１１８における相補型入力（＋ＩＮ、
−ＩＮ）の論理状態に基づき、レシーバ１１０の−ＯＵ
Ｔ及び＋ＯＵＴに差動出力を提供する。差動電流スイッ
チはスイッチング素子Ｓ1−Ｓ5 及び抵抗Ｒ4−Ｒ8によ
り構成される。スイッチング素子Ｓ1−Ｓ5は数多くの形
式を取ることが可能であり、これらにはｎｐｎトランジ
スタ、ｐｎｐトランジスタ、ＭＯＳＦＥＴなどが含まれ
る。
【００３６】差動電流機構１１６の入力＋ＩＮ及び−Ｉ
Ｎ間の差動電圧の振幅は、表１から分かるように０．２
５Ｖ（｜＋ＩＮ−（−ＩＮ）｜）である。従来のプッシ
ュ・プル・ドライバでは、レシーバにおける差動電圧の
振幅は０．５Ｖである。こうした低電圧振幅はネットワ
ーク固有のノイズに非常に近い値である。従って、補償
回路がノイズ・マージンを上げるために最適に組み込ま
れる必要がある。
Ｎ間の差動電圧の振幅は、表１から分かるように０．２
５Ｖ（｜＋ＩＮ−（−ＩＮ）｜）である。従来のプッシ
ュ・プル・ドライバでは、レシーバにおける差動電圧の
振幅は０．５Ｖである。こうした低電圧振幅はネットワ
ーク固有のノイズに非常に近い値である。従って、補償
回路がノイズ・マージンを上げるために最適に組み込ま
れる必要がある。
【００３７】この目的のために、フィードバック回路が
設けられ、スイッチング素子Ｓ6−Ｓ10及び抵抗Ｒ9−Ｒ
11により構成される。スイッチング素子Ｓ1−Ｓ5と同様
に、スイッチング素子Ｓ6−Ｓ10 は多くの形式を取るこ
とが可能であり、これらにはｎｐｎトランジスタ、ｐｎ
ｐトランジスタ、ＭＯＳＦＥＴなどが含まれる。フィー
ドバック回路は実質的に電流をレシーバ１１０の出力
（−ＯＵＴ、＋ＯＵＴ）から差動電流スイッチの入力へ
帰還し、差動電流機構１１６への入力（−ＩＮ、＋Ｉ
Ｎ）の差動電圧レベルを効果的に増幅する。パワー・フ
ィードバックはノード１１４及び１１８における差動電
圧レベルを持ち上げることにより、実質的により大き
な、より十分なノイズ・マージンを提供する。実施例で
は、フィードバック回路は差動電圧レベルを少なくとも
０．１Ｖ上昇させる。
設けられ、スイッチング素子Ｓ6−Ｓ10及び抵抗Ｒ9−Ｒ
11により構成される。スイッチング素子Ｓ1−Ｓ5と同様
に、スイッチング素子Ｓ6−Ｓ10 は多くの形式を取るこ
とが可能であり、これらにはｎｐｎトランジスタ、ｐｎ
ｐトランジスタ、ＭＯＳＦＥＴなどが含まれる。フィー
ドバック回路は実質的に電流をレシーバ１１０の出力
（−ＯＵＴ、＋ＯＵＴ）から差動電流スイッチの入力へ
帰還し、差動電流機構１１６への入力（−ＩＮ、＋Ｉ
Ｎ）の差動電圧レベルを効果的に増幅する。パワー・フ
ィードバックはノード１１４及び１１８における差動電
圧レベルを持ち上げることにより、実質的により大き
な、より十分なノイズ・マージンを提供する。実施例で
は、フィードバック回路は差動電圧レベルを少なくとも
０．１Ｖ上昇させる。
【００３８】図２を参照すると、差動電流スイッチは次
のように動作する。ドライバ１０８及び遠隔ドライバの
両方が論理ハイである＋０．５Ｖを出力すると、レシー
バ１１０は論理ハイを出力する必要がある。
のように動作する。ドライバ１０８及び遠隔ドライバの
両方が論理ハイである＋０．５Ｖを出力すると、レシー
バ１１０は論理ハイを出力する必要がある。
【００３９】この状態において、＋０．５Ｖがノード１
１８（＋ＩＮ）に現れる。更に、＋０．２５Ｖがノード
１１４（−ＩＮ）に現れる。その結果、スイッチング素
子Ｓ1はターン・オフされ、一方スイッチング素子Ｓ2は
ターン・オンされる。スイッチング素子Ｓ3、抵抗Ｒ4、
制御電圧ＶX、及びバイアス電圧ＶEE の組合せにより、
従来より知られている定電流源が構成され、スイッチン
グ素子Ｓ1 或いはＳ2を通じて流れる電流を維持する。
この状態においては、定電流源は電流路として作用する
スイッチング素子Ｓ2を通じて流れる電流値を一定に維
持する。
１８（＋ＩＮ）に現れる。更に、＋０．２５Ｖがノード
１１４（−ＩＮ）に現れる。その結果、スイッチング素
子Ｓ1はターン・オフされ、一方スイッチング素子Ｓ2は
ターン・オンされる。スイッチング素子Ｓ3、抵抗Ｒ4、
制御電圧ＶX、及びバイアス電圧ＶEE の組合せにより、
従来より知られている定電流源が構成され、スイッチン
グ素子Ｓ1 或いはＳ2を通じて流れる電流を維持する。
この状態においては、定電流源は電流路として作用する
スイッチング素子Ｓ2を通じて流れる電流値を一定に維
持する。
【００４０】スイッチング素子Ｓ4及び抵抗Ｒ5の組合
せ、及びスイッチング素子Ｓ5 及び抵抗Ｒ6 の組合せ
は、よく知られるエミッタ・フォロアとして機能する。
エミッタ・フォロアは電圧変換を実施し、良好なドライ
ブ能力を提供する。
せ、及びスイッチング素子Ｓ5 及び抵抗Ｒ6 の組合せ
は、よく知られるエミッタ・フォロアとして機能する。
エミッタ・フォロアは電圧変換を実施し、良好なドライ
ブ能力を提供する。
【００４１】スイッチング素子Ｓ1はターン・オフされ
るので、抵抗Ｒ7を通じて流れる電流は生じない。ノー
ド２０２における電圧は、ＶCCに等しい。更に、スイッ
チング素子Ｓ2はターン・オンされるため、電流源から
の電流は抵抗Ｒ8を通じて流れる。これにより抵抗Ｒ8
において電圧降下が生じ、従ってノード２０４の電圧は
ノード２０２の電圧よりも低くなる。ノード２０２及び
２０４における電圧は、エミッタ・フォロアＳ４、Ｒ５
及びＳ５、Ｒ６を通じてシフト・ダウンされる。その結
果、高電圧信号がレシーバ１１０の＋ＯＵＴに、また低
電圧信号が−ＯＵＴに現れる。
るので、抵抗Ｒ7を通じて流れる電流は生じない。ノー
ド２０２における電圧は、ＶCCに等しい。更に、スイッ
チング素子Ｓ2はターン・オンされるため、電流源から
の電流は抵抗Ｒ8を通じて流れる。これにより抵抗Ｒ8
において電圧降下が生じ、従ってノード２０４の電圧は
ノード２０２の電圧よりも低くなる。ノード２０２及び
２０４における電圧は、エミッタ・フォロアＳ４、Ｒ５
及びＳ５、Ｒ６を通じてシフト・ダウンされる。その結
果、高電圧信号がレシーバ１１０の＋ＯＵＴに、また低
電圧信号が−ＯＵＴに現れる。
【００４２】本構成においては、＋ＯＵＴにおける電圧
出力は−ＯＵＴにおける電圧出力よりも大きいため、本
実施例におけるレシーバ１１０の出力は論理ハイと定義
される。換言すれば、実施例において、正出力及び負出
力は集合的に、レシーバ１１０の全体的な論理出力を特
定する差動を決定する。しかしながら、＋ＯＵＴ及び−
ＯＵＴ出力は独立にレシーバ１１０の論理出力を決定す
るのである。
出力は−ＯＵＴにおける電圧出力よりも大きいため、本
実施例におけるレシーバ１１０の出力は論理ハイと定義
される。換言すれば、実施例において、正出力及び負出
力は集合的に、レシーバ１１０の全体的な論理出力を特
定する差動を決定する。しかしながら、＋ＯＵＴ及び−
ＯＵＴ出力は独立にレシーバ１１０の論理出力を決定す
るのである。
【００４３】ドライバ１０８及び遠隔ドライバの両方が
論理ロウである−０．５Ｖを出力すると、レシーバ１１
０は論理ロウを出力する必要がある。この状態におい
て、−０．５Ｖがライン１１８（＋ＩＮ）に現れる。更
に、−０．２５Ｖがノード１１４（−ＩＮ）に現れ、そ
の結果、スイッチング素子Ｓ1 はターン・オンされて電
流の流路を提供し、一方スイッチング素子Ｓ2 はターン
・オフされるのである。
論理ロウである−０．５Ｖを出力すると、レシーバ１１
０は論理ロウを出力する必要がある。この状態におい
て、−０．５Ｖがライン１１８（＋ＩＮ）に現れる。更
に、−０．２５Ｖがノード１１４（−ＩＮ）に現れ、そ
の結果、スイッチング素子Ｓ1 はターン・オンされて電
流の流路を提供し、一方スイッチング素子Ｓ2 はターン
・オフされるのである。
【００４４】この場合、電流は抵抗Ｒ7を通じて流れ、
Ｒ8へは流れない。ノード２０２の電圧はノード２０４
の電圧よりも低くなる。エミッタ・フォロアによる電圧
変換の後、レシーバ１１０の−ＯＵＴにおける電圧より
も低い電圧信号が＋ＯＵＴに現れ、論理ロウを示すので
ある。
Ｒ8へは流れない。ノード２０２の電圧はノード２０４
の電圧よりも低くなる。エミッタ・フォロアによる電圧
変換の後、レシーバ１１０の−ＯＵＴにおける電圧より
も低い電圧信号が＋ＯＵＴに現れ、論理ロウを示すので
ある。
【００４５】ドライバ１０８が論理ハイである＋０．５
Ｖを出力し、一方、遠隔ドライバが論理ロウである−
０．５Ｖを出力すると、レシーバ１１０は論理ロウを出
力する。この場合、０．０Ｖがライン１１８に生じる。
更に、＋０．２５Ｖがノード１１４に生じる。その結
果、スイッチング素子Ｓ1 はターン・オンされ、スイッ
チング素子Ｓ2はターン・オフされるのである。
Ｖを出力し、一方、遠隔ドライバが論理ロウである−
０．５Ｖを出力すると、レシーバ１１０は論理ロウを出
力する。この場合、０．０Ｖがライン１１８に生じる。
更に、＋０．２５Ｖがノード１１４に生じる。その結
果、スイッチング素子Ｓ1 はターン・オンされ、スイッ
チング素子Ｓ2はターン・オフされるのである。
【００４６】従って、電流は抵抗Ｒ7を通じて流れ、Ｒ8
へは流れない。ノード２０２の電圧はノード２０４の電
圧よりも低くなる。エミッタ・フォロアによる電圧変換
の後、レシーバ１１０の−ＯＵＴにおける電圧よりも低
い電圧信号が＋ＯＵＴに現れ、論理ロウを示すのであ
る。
へは流れない。ノード２０２の電圧はノード２０４の電
圧よりも低くなる。エミッタ・フォロアによる電圧変換
の後、レシーバ１１０の−ＯＵＴにおける電圧よりも低
い電圧信号が＋ＯＵＴに現れ、論理ロウを示すのであ
る。
【００４７】ドライバ１０８が論理ロウである−０．５
Ｖを出力し、一方、遠隔ドライバが論理ハイである＋
０．５Ｖを出力すると、レシーバ１１０は論理ハイを出
力する必要がある。この場合、０．０Ｖがライン１１８
に生じ、−０．２５Ｖがノード１１４に生じる。その結
果、スイッチング素子Ｓ1 はターン・オフされ、スイッ
チング素子Ｓ2はターン・オンされる。
Ｖを出力し、一方、遠隔ドライバが論理ハイである＋
０．５Ｖを出力すると、レシーバ１１０は論理ハイを出
力する必要がある。この場合、０．０Ｖがライン１１８
に生じ、−０．２５Ｖがノード１１４に生じる。その結
果、スイッチング素子Ｓ1 はターン・オフされ、スイッ
チング素子Ｓ2はターン・オンされる。
【００４８】スイッチング素子Ｓ1がターン・オフされ
るため、抵抗Ｒ7を通じては電流は流れない。ノード２
０２の電圧はＶCC に等しくなる。更に、スイッチング
素子Ｓ2はターン・オンされ、電流は電流源から抵抗Ｒ8
を通じて流れる。これにより抵抗Ｒ8 において電圧降
下が生じ、従ってノード２０４の電圧はノード２０２の
電圧よりも低くなる。ノード２０２及び２０４における
電圧は、エミッタ・フォロアＳ４、Ｒ５及びＳ５、Ｒ６
を通じてシフト・ダウンされる。その結果、高電圧信号
がレシーバ１１０の＋ＯＵＴに、また低電圧信号が−Ｏ
ＵＴに現れる。
るため、抵抗Ｒ7を通じては電流は流れない。ノード２
０２の電圧はＶCC に等しくなる。更に、スイッチング
素子Ｓ2はターン・オンされ、電流は電流源から抵抗Ｒ8
を通じて流れる。これにより抵抗Ｒ8 において電圧降
下が生じ、従ってノード２０４の電圧はノード２０２の
電圧よりも低くなる。ノード２０２及び２０４における
電圧は、エミッタ・フォロアＳ４、Ｒ５及びＳ５、Ｒ６
を通じてシフト・ダウンされる。その結果、高電圧信号
がレシーバ１１０の＋ＯＵＴに、また低電圧信号が−Ｏ
ＵＴに現れる。
【００４９】上述のように、フィードバック回路はスイ
ッチング素子Ｓ6−Ｓ10及び抵抗Ｒ9−Ｒ 11から成り、ノ
イズ・マージンを拡張する。フィードバック回路におい
て、定電流源がスイッチング素子Ｓ10、抵抗Ｒ11、制御
電圧ＶX、 及びバイアス電圧ＶEEにより構成される。更
に、スイッチング素子Ｓ6及び抵抗Ｒ9の組合せ、及びス
イッチ素子Ｓ7及び抵抗Ｒ10 の組合せは、それぞれエミ
ッタ・フォロアとして機能する。定電流源及びエミッタ
・フォロアの機能及び相互関係について次に説明する。
ッチング素子Ｓ6−Ｓ10及び抵抗Ｒ9−Ｒ 11から成り、ノ
イズ・マージンを拡張する。フィードバック回路におい
て、定電流源がスイッチング素子Ｓ10、抵抗Ｒ11、制御
電圧ＶX、 及びバイアス電圧ＶEEにより構成される。更
に、スイッチング素子Ｓ6及び抵抗Ｒ9の組合せ、及びス
イッチ素子Ｓ7及び抵抗Ｒ10 の組合せは、それぞれエミ
ッタ・フォロアとして機能する。定電流源及びエミッタ
・フォロアの機能及び相互関係について次に説明する。
【００５０】差動電流スイッチにより実際に論理ハイを
示す正電圧出力＋ＯＵＴ（或いは＋ＯＵＴ＞−ＯＵＴの
場合）が生成されると、出力＋ＯＵＴ及び−ＯＵＴにお
ける出力電圧はエミッタ・フォロアによりノード２０６
及び２０８に変換され、ノード２０６の電圧はノード２
０８よりも高く維持される。その結果、スイッチング素
子Ｓ8 がターン・オンされ、電流源Ｓ10、Ｒ11及びノー
ド１１４（−ＩＮ）の間に電流路が提供される。電流は
電流源から抵抗Ｒ1及びＲ2を通じて流れ、ノード１１４
において電圧降下が生じる。これは入力＋ＩＮ及び−Ｉ
Ｎにおける元の差動入力電圧を更に助長させ、ノイズ・
マージンを改善する。
示す正電圧出力＋ＯＵＴ（或いは＋ＯＵＴ＞−ＯＵＴの
場合）が生成されると、出力＋ＯＵＴ及び−ＯＵＴにお
ける出力電圧はエミッタ・フォロアによりノード２０６
及び２０８に変換され、ノード２０６の電圧はノード２
０８よりも高く維持される。その結果、スイッチング素
子Ｓ8 がターン・オンされ、電流源Ｓ10、Ｒ11及びノー
ド１１４（−ＩＮ）の間に電流路が提供される。電流は
電流源から抵抗Ｒ1及びＲ2を通じて流れ、ノード１１４
において電圧降下が生じる。これは入力＋ＩＮ及び−Ｉ
Ｎにおける元の差動入力電圧を更に助長させ、ノイズ・
マージンを改善する。
【００５１】反対に、入力＋ＩＮ及び−ＩＮの間の負の
差動信号（−ＩＮ＞＋ＩＮ）から、差動電流スイッチに
より実際に論理ロウを示す負電圧出力−ＯＵＴ（ここで
−ＯＵＴ＞＋ＯＵＴ）が生成されると、フィードバック
回路において出力電圧はスイッチング素子Ｓ9をトリガ
する。その結果、スイッチング素子Ｓ9がターン・オン
し、電流が電流源とノード１１８との間を流れる。この
電流は電流源から抵抗Ｒ3 を通じて流れ、ノード１１８
に電圧降下が生じる。総括的観点から見ると、差動電流
スイッチは抵抗Ｒ0 に加わる差動電圧により最初にトリ
ガされ、次にフィードバック回路が入力＋ＩＮ及び−Ｉ
Ｎにおける元の入力信号を増幅する。
差動信号（−ＩＮ＞＋ＩＮ）から、差動電流スイッチに
より実際に論理ロウを示す負電圧出力−ＯＵＴ（ここで
−ＯＵＴ＞＋ＯＵＴ）が生成されると、フィードバック
回路において出力電圧はスイッチング素子Ｓ9をトリガ
する。その結果、スイッチング素子Ｓ9がターン・オン
し、電流が電流源とノード１１８との間を流れる。この
電流は電流源から抵抗Ｒ3 を通じて流れ、ノード１１８
に電圧降下が生じる。総括的観点から見ると、差動電流
スイッチは抵抗Ｒ0 に加わる差動電圧により最初にトリ
ガされ、次にフィードバック回路が入力＋ＩＮ及び−Ｉ
Ｎにおける元の入力信号を増幅する。
【００５２】表２は図２の実施例における特定の回路素
子の定数を示す。但し、本発明により、この他の数多く
の実施例が可能であり、また教示される。
子の定数を示す。但し、本発明により、この他の数多く
の実施例が可能であり、また教示される。
【００５３】
【表２】
【００５４】表２の回路素子定数を使用すると、本発明
のトランシーバは従来知られる他のトランシーバに比較
して、低電力で動作する。本発明によるトランシーバは
平均消費電力約３０ミリワットで動作する。
のトランシーバは従来知られる他のトランシーバに比較
して、低電力で動作する。本発明によるトランシーバは
平均消費電力約３０ミリワットで動作する。
【００５５】更に、本発明の新規レシーバにおけるフィ
ードバック回路の結果、ノイズ・マージンが増加され、
低電力レベルによる論理状態の通信を可能とする。フィ
ードバックの使用により、ノイズ・マージンは公称２２
０ミリボルトである。
ードバック回路の結果、ノイズ・マージンが増加され、
低電力レベルによる論理状態の通信を可能とする。フィ
ードバックの使用により、ノイズ・マージンは公称２２
０ミリボルトである。
【００５６】以上、本発明は特に実施例を参照しながら
示され、また述べられてきたが、当業者には理解される
ように、本発明の精神及び範中を逸脱することなく、そ
の形式には様々な変更が可能である。
示され、また述べられてきたが、当業者には理解される
ように、本発明の精神及び範中を逸脱することなく、そ
の形式には様々な変更が可能である。
【００５７】
【発明の効果】以上説明したように、本発明によれば、
単一ワイヤなどの同一データ経路上において、デジタル
・データの転送及び同時受信を提供することができる。
言うまでもなく、この経路に沿って通信されるデジタル
信号は実際のデータである必要はなく、例えば制御信号
或いは他のデジタル信号であっても良い。
単一ワイヤなどの同一データ経路上において、デジタル
・データの転送及び同時受信を提供することができる。
言うまでもなく、この経路に沿って通信されるデジタル
信号は実際のデータである必要はなく、例えば制御信号
或いは他のデジタル信号であっても良い。
【００５８】本発明は入出力相互接続数及び関連するハ
ードウェアを減少させ、従ってコストを低下させる。
ードウェアを減少させ、従ってコストを低下させる。
【００５９】また本発明は低電力による同時バス通信を
提供する。この目的のために、従来より使用可能なプッ
シュ・プル・ドライバが本発明により使用される。従来
のプッシュ・プル・ドライバは他のドライバに比較して
低電力レベルで動作する。
提供する。この目的のために、従来より使用可能なプッ
シュ・プル・ドライバが本発明により使用される。従来
のプッシュ・プル・ドライバは他のドライバに比較して
低電力レベルで動作する。
【００６０】本発明の新規レシーバにおけるフィードバ
ック回路により、ノイズ・マージンが増加され、論理状
態を低電力レベルにより通信可能となる。
ック回路により、ノイズ・マージンが増加され、論理状
態を低電力レベルにより通信可能となる。
【図１】本発明によるプッシュ・プル・ドライバを有す
る同時双方向バス・トランシーバのブロック図である。
る同時双方向バス・トランシーバのブロック図である。
【図２】本発明による図１のトランシーバ内の新規レシ
ーバのブロック図である。
ーバのブロック図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アンドリュー・ジグマント・マスジンスキ ー アメリカ合衆国ニューヨーク州、ウェス ト・ハレイ、プリザント・リッジ・ロード ７番地
Claims (7)
- 【請求項１】データ・バス・トランシーバであって、 （ａ）ドライバと、 （ｂ）該ドライバを通信ラインに接続し、通信ラインの
特性インピーダンスに等しい抵抗値を有する抵抗と、 （ｃ）該抵抗の両端信号を比較し、遠隔ドライバの論理
状態と一致する出力を抽出する差動電流スイッチを有す
るレシーバとからなるトランシーバ。 - 【請求項２】前記論理状態はハイ論理状態を示す正電圧
とロウ論理状態を示す負電圧とを含む請求項１記載のト
ランシーバ。 - 【請求項３】前記ドライバはプッシュ・プル・ドライバ
により構成される請求項１記載のトランシーバ。 - 【請求項４】前記通信ラインはコンピュータ・システム
における制御ライン或いはデータ・ラインである請求項
１記載のトランシーバ。 - 【請求項５】前記ドライバからの出力電圧を低減させた
電圧を生成し、前記低減電圧を前記差動電流スイッチに
提供するように構成される電圧分割器を含む請求項１記
載のトランシーバ。 - 【請求項６】前記差動電流スイッチは前記抵抗の両端の
信号差により選択的にスイッチされる定電流源を含み、
前記抵抗は（１）非反転正出力を提供するように構成さ
れる第１のエミッタ・フォロアと、（２）反転負出力を
提供するように構成される第２のエミッタ・フォロアと
の間に配置され、前記正出力及び負出力は共同で前記差
動電流スイッチの出力を規定する請求項１記載のトラン
シーバ。 - 【請求項７】ノイズ・マージンを増加させるために、前
記差動電流スイッチにフィードバックを提供するフィー
ドバック回路を含む請求項１記載のトランシーバ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US705486 | 1991-05-24 | ||
| US07/705,486 US5216667A (en) | 1991-05-24 | 1991-05-24 | Simultaneous bidirectional transceiver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05199239A true JPH05199239A (ja) | 1993-08-06 |
| JPH07105803B2 JPH07105803B2 (ja) | 1995-11-13 |
Family
ID=24833685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4092738A Expired - Lifetime JPH07105803B2 (ja) | 1991-05-24 | 1992-04-13 | 同時双方向トランシーバ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5216667A (ja) |
| EP (1) | EP0515097A1 (ja) |
| JP (1) | JPH07105803B2 (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2674082B1 (fr) * | 1991-03-14 | 1994-11-25 | Bull Sa | Procedes de test pour transmissions serie bidirectionnelles et circuits pour leur mise en óoeuvre. |
| US5325355A (en) * | 1993-03-19 | 1994-06-28 | Apple Computer, Inc. | Method and apparatus for implementing a common mode level shift in a bus transceiver incorporating a high speed binary data transfer mode with a ternary control transfer mode |
| US5451785A (en) * | 1994-03-18 | 1995-09-19 | Sri International | Upconverting and time-gated two-dimensional infrared transillumination imaging |
| US5469473A (en) * | 1994-04-15 | 1995-11-21 | Texas Instruments Incorporated | Transceiver circuit with transition detection |
| DE4423333C1 (de) * | 1994-06-21 | 1995-08-31 | Siemens Ag | Meßeinrichtung für die U-Schnittstelle einer ISDN(Integrated Services Digital Network)-Übertragungsstrecke |
| US5541535A (en) * | 1994-12-16 | 1996-07-30 | International Business Machines Corporation | CMOS simultaneous transmission bidirectional driver/receiver |
| US5578939A (en) * | 1995-01-23 | 1996-11-26 | Beers; Gregory E. | Bidirectional transmission line driver/receiver |
| US5568064A (en) * | 1995-01-23 | 1996-10-22 | International Business Machines Corporation | Bidirectional transmission line driver/receiver |
| US5719856A (en) * | 1995-04-07 | 1998-02-17 | Motorola, Inc. | Transmitter/receiver interface apparatus and method for a bi-directional transmission path |
| DE19526378A1 (de) * | 1995-07-19 | 1997-01-23 | Telefunken Microelectron | Datenbussystem |
| US5666068A (en) * | 1995-11-03 | 1997-09-09 | Vlsi Technology, Inc. | GTL input receiver with hysteresis |
| US5666354A (en) * | 1995-12-20 | 1997-09-09 | International Business Machines Corporation | CMOS bi-directional differential link |
| US6366972B1 (en) * | 1996-07-23 | 2002-04-02 | Compaq Computer Corporation | Multi-user communication bus with a resistive star configuration termination |
| US5905716A (en) * | 1996-12-09 | 1999-05-18 | Ericsson, Inc. | Asynchronous full duplex communications over a single channel |
| US5801549A (en) * | 1996-12-13 | 1998-09-01 | International Business Machines Corporation | Simultaneous transmission bidirectional repeater and initialization mechanism |
| US5923276A (en) * | 1996-12-19 | 1999-07-13 | International Business Machines Corporation | Current source based multilevel bus driver and converter |
| US5815107A (en) * | 1996-12-19 | 1998-09-29 | International Business Machines Corporation | Current source referenced high speed analog to digitial converter |
| US6070211A (en) * | 1997-06-11 | 2000-05-30 | International Business Machines Corporation | Driver/receiver circuitry for enhanced PCI bus with differential signaling |
| KR100235842B1 (ko) * | 1997-08-28 | 1999-12-15 | 윤종용 | 데이터 송/수신 회로 및 그 방법 |
| US6522701B1 (en) | 1998-10-07 | 2003-02-18 | Conexant Systems, Inc. | Method and apparatus for extracting received digital data from a full-duplex point-to-point signaling channel using sampled-data techniques |
| DE19946218C1 (de) * | 1999-09-27 | 2001-01-25 | Fraunhofer Ges Forschung | Treiberschaltung für ein elektronisches Datenübertragungsbauglied |
| US6704277B1 (en) | 1999-12-29 | 2004-03-09 | Intel Corporation | Testing for digital signaling |
| US6771675B1 (en) | 2000-08-17 | 2004-08-03 | International Business Machines Corporation | Method for facilitating simultaneous multi-directional transmission of multiple signals between multiple circuits using a single transmission line |
| US7095788B1 (en) | 2000-08-17 | 2006-08-22 | International Business Machines Corporation | Circuit for facilitating simultaneous multi-directional transmission of multiple signals between multiple circuits using a single transmission line |
| US7222208B1 (en) | 2000-08-23 | 2007-05-22 | Intel Corporation | Simultaneous bidirectional port with synchronization circuit to synchronize the port with another port |
| US6507225B2 (en) * | 2001-04-16 | 2003-01-14 | Intel Corporation | Current mode driver with variable equalization |
| US6522174B2 (en) * | 2001-04-16 | 2003-02-18 | Intel Corporation | Differential cascode current mode driver |
| US6791356B2 (en) * | 2001-06-28 | 2004-09-14 | Intel Corporation | Bidirectional port with clock channel used for synchronization |
| US6529037B1 (en) | 2001-09-13 | 2003-03-04 | Intel Corporation | Voltage mode bidirectional port with data channel used for synchronization |
| US7792196B2 (en) * | 2004-12-28 | 2010-09-07 | Intel Corporation | Single conductor bidirectional communication link |
| US7639598B2 (en) * | 2006-01-31 | 2009-12-29 | Szabolcs Sovenyi | Simultaneous full-duplex communication over a single electrical conductor |
| US7631953B2 (en) * | 2006-03-31 | 2009-12-15 | Lexmark International, Inc. | Micro-fluid ejection apparatus signal communication devices and methods |
| US8683285B2 (en) * | 2010-12-29 | 2014-03-25 | Plx Technology, Inc. | Parallel packetized interconnect with simplified data link layer |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0405743A2 (en) * | 1989-06-29 | 1991-01-02 | Digital Equipment Corporation | Bidirectional transceiver for high speed data system |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU564728A1 (ru) * | 1975-10-28 | 1977-07-05 | Владимирский политехнический институт | Устройство дл дуплексной передачи сигналов |
| IT1116705B (it) * | 1977-01-14 | 1986-02-10 | Cselt Centro Studi Lab Telecom | Perfezionamenti ai sistemi di rice trasmissione di segnali |
| IT1118946B (it) * | 1979-10-04 | 1986-03-03 | Cselt Centro Studi Lab Telecom | Ricetrasmettitore per trasmissione bidirezionale simultanea di segnali numerici su una linea unica |
| US4649548A (en) * | 1981-03-11 | 1987-03-10 | Crane Ronald C | Local computer network transceiver |
| IT1162836B (it) * | 1983-03-04 | 1987-04-01 | Cselt Centro Studi Lab Telecom | Ricestrasmettitore numerico per trasmissione bidirezionale simultanea di segnali logici su una linea unica |
| US4516236A (en) * | 1983-09-26 | 1985-05-07 | Northern Telecom Limited | Full-duplex transmission of bit streams serially and in bit-synchronism on a bus between two terminals. |
| US4573168A (en) * | 1984-08-31 | 1986-02-25 | Sperry Corporation | Balanced bidirectional or party line transceiver accommodating common-mode offset voltage |
| US4638473A (en) * | 1984-12-28 | 1987-01-20 | Gte Laboratories Incorporated | Two wire bidirectional digital transmission system |
| US4646319A (en) * | 1985-02-27 | 1987-02-24 | Westinghouse Electric Corp. | Bidirectional bus coupler presenting peak impedance at carrier frequency |
| CA1241084A (en) * | 1985-06-10 | 1988-08-23 | Terry O. Wilson | Bidirectional bus arrangement for a digital communication system |
| CA1233531A (en) * | 1985-09-16 | 1988-03-01 | Mumtaz B. Gawargy | Electronic hybrid circuit |
| JPS6290051A (ja) * | 1985-10-15 | 1987-04-24 | Nec Corp | デ−タ転送送受信回路 |
| US4698800A (en) * | 1985-10-28 | 1987-10-06 | International Business Machines Corporation | Bi-directional transceiver circuit |
| US4756006A (en) * | 1986-02-26 | 1988-07-05 | International Business Machines Corporation | Bus transceiver |
| JPS62235851A (ja) * | 1986-04-07 | 1987-10-16 | Tamura Electric Works Ltd | ボタン電話装置のデ−タ伝送方式 |
| SU1408537A1 (ru) * | 1986-06-05 | 1988-07-07 | Специальное конструкторско-технологическое бюро с опытным производством при Белорусском государственном университете им.В.И.Ленина | Устройство дл дуплексной цифровой св зи |
| US4713827A (en) * | 1986-11-10 | 1987-12-15 | Ncr Corporation | Terminator for a cmos transceiver device |
| US4852160A (en) * | 1987-03-03 | 1989-07-25 | Kiko Frederick J | Channel unit interface circuit |
| US4837736A (en) * | 1987-05-01 | 1989-06-06 | Digital Equipment Corporation | Backplane bus with default control |
| US4931672A (en) * | 1987-11-20 | 1990-06-05 | Tandem Computers Incorporated | True TTL to true ECL bi-directional tristatable translator driver circuit |
| US4920532A (en) * | 1988-12-07 | 1990-04-24 | Chrysler Corporation | Electrical device command system, single wire bus and smart single controller arrangement therefor |
-
1991
- 1991-05-24 US US07/705,486 patent/US5216667A/en not_active Expired - Fee Related
-
1992
- 1992-04-13 JP JP4092738A patent/JPH07105803B2/ja not_active Expired - Lifetime
- 1992-05-14 EP EP92304363A patent/EP0515097A1/en not_active Withdrawn
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0405743A2 (en) * | 1989-06-29 | 1991-01-02 | Digital Equipment Corporation | Bidirectional transceiver for high speed data system |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0515097A1 (en) | 1992-11-25 |
| JPH07105803B2 (ja) | 1995-11-13 |
| US5216667A (en) | 1993-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05199239A (ja) | 同時双方向トランシーバ | |
| US5606275A (en) | Buffer circuit having variable output impedance | |
| US5424657A (en) | Method and apparatus for implementing a common mode level shift in a bus transceiver incorporating a high speed binary data transfer mode with a ternary control transfer mode | |
| US5285477A (en) | Balanced line driver for local area networks or the like | |
| JP4212896B2 (ja) | 電流源を有し負荷変動に対して低感度なラインドライバ | |
| US7564270B1 (en) | Differential output driver | |
| US7598779B1 (en) | Dual-mode LVDS/CML transmitter methods and apparatus | |
| JP2008535328A (ja) | オフチップ高速通信のための電流モードインターフェイス | |
| US5990701A (en) | Method of broadly distributing termination for buses using switched terminators | |
| US5880601A (en) | Signal receiving circuit and digital signal processing system | |
| US6069523A (en) | Differential data driver | |
| JP4159883B2 (ja) | 電流源出力とｒｆ信号に対する高い免疫性とを有するラインドライバ | |
| US6281702B1 (en) | CMOS small signal terminated hysteresis receiver | |
| US5309036A (en) | Driver circuit for an attachment unit interface used in a network system | |
| US6359465B1 (en) | CMOS small signal switchable adjustable impedence terminator network | |
| US7855576B1 (en) | Versatile common-mode driver methods and apparatus | |
| US6051990A (en) | Asymmetric current mode driver for differential transmission lines | |
| US6850091B2 (en) | Bi-directional impedance matching circuit | |
| US6373276B1 (en) | CMOS small signal switchable impedence and voltage adjustable terminator with hysteresis receiver network | |
| US4922249A (en) | Binary-to-bipolar converter | |
| JP2911465B2 (ja) | デジタル加入者制御器装置 | |
| US6404223B1 (en) | Self-terminating current mirror transceiver logic | |
| US6262591B1 (en) | SOI small signal terminated receiver | |
| US6812869B1 (en) | Noise reduction techniques for programmable input/output circuits | |
| US20020089319A1 (en) | Current mirror circuit |