JPS60124123A - ジヨセフソンドライバ回路 - Google Patents
ジヨセフソンドライバ回路Info
- Publication number
- JPS60124123A JPS60124123A JP23227583A JP23227583A JPS60124123A JP S60124123 A JPS60124123 A JP S60124123A JP 23227583 A JP23227583 A JP 23227583A JP 23227583 A JP23227583 A JP 23227583A JP S60124123 A JPS60124123 A JP S60124123A
- Authority
- JP
- Japan
- Prior art keywords
- josephson
- current
- resistor
- circuit
- driver circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はジョセフソン計算機の六ツブ間信号伝送に用い
るジョセフソンドライバ回路に関するものである。
るジョセフソンドライバ回路に関するものである。
従来技術
ジョセフソンドライバ回路とはチップ上に搭載されたロ
ジイク、あるいはメモリ回路等の出力“０″“１”信号
を、他チップに搭載された同様回路に伝える働きを持つ
ものである。第１図は、従来のドライバ回路１０と信号
伝送系２０の概略図を示したものである。ドライバ回路
１０はジョセフソンゲート向路１を備え、信号伝送路は
一定の特性インピーダンスＺ０を持つ無損失の超伝導ス
トリップ線路りを用い形成され、インピーダンス整合系
が形作られている。一方、チップ間の接続は、例えばフ
リップテップボンディング、マイクロコネクタなどによ
り行なわれるが、その部分はインピーダンス不連続とな
る。第１図中そのインピーダンス不連続部をインダクタ
ンスｌで表わしている。その動作を第５図をもとに説明
する。前段回路２の出力電流ＩＣが“１”、つまり、存
在するときは第２図で示す負荷直線に従って、ドライバ
回路１０は振幅ＩＭの立ち上り時間が小さい高速の信号
電流１ｏｕｔを生じる。信号電流１ｏｔｂｔは超伝導ス
トリップ線路り上は波形歪み、減衰なく伝ばんしていく
が、接続部インダクタンスｌで示すインピーダンス不連
続部では反射してドライバ回路１０方向へ返ってくる。
ジイク、あるいはメモリ回路等の出力“０″“１”信号
を、他チップに搭載された同様回路に伝える働きを持つ
ものである。第１図は、従来のドライバ回路１０と信号
伝送系２０の概略図を示したものである。ドライバ回路
１０はジョセフソンゲート向路１を備え、信号伝送路は
一定の特性インピーダンスＺ０を持つ無損失の超伝導ス
トリップ線路りを用い形成され、インピーダンス整合系
が形作られている。一方、チップ間の接続は、例えばフ
リップテップボンディング、マイクロコネクタなどによ
り行なわれるが、その部分はインピーダンス不連続とな
る。第１図中そのインピーダンス不連続部をインダクタ
ンスｌで表わしている。その動作を第５図をもとに説明
する。前段回路２の出力電流ＩＣが“１”、つまり、存
在するときは第２図で示す負荷直線に従って、ドライバ
回路１０は振幅ＩＭの立ち上り時間が小さい高速の信号
電流１ｏｕｔを生じる。信号電流１ｏｔｂｔは超伝導ス
トリップ線路り上は波形歪み、減衰なく伝ばんしていく
が、接続部インダクタンスｌで示すインピーダンス不連
続部では反射してドライバ回路１０方向へ返ってくる。
第２図で示すようにドライバ回路の負荷点はＩ−Ｖ時性
上微分抵抗がほとんど零である定電圧領域にあり反射電
流はふたたびドライバ回路１０）二おいて全反射してし
まう。このように接続部インダクタンスｌとドライバ回
路１０との間を反射波は多重反射を引き起こし、第３図
Ｃに示すように出力信号１ｏｓｔは長時間にわたり複雑
なビーク／ディップ（ｐｅａｋ／ｄｉｐ ）構造を持つ
。第３図において、Ａはバイアス電流１７．、Ｅは前段
回路ノ出力信号１ｃ、Ｃはジョセフソンドライバ回路の
出力信号Ｉｏμ−の波形を示す。
上微分抵抗がほとんど零である定電圧領域にあり反射電
流はふたたびドライバ回路１０）二おいて全反射してし
まう。このように接続部インダクタンスｌとドライバ回
路１０との間を反射波は多重反射を引き起こし、第３図
Ｃに示すように出力信号１ｏｓｔは長時間にわたり複雑
なビーク／ディップ（ｐｅａｋ／ｄｉｐ ）構造を持つ
。第３図において、Ａはバイアス電流１７．、Ｅは前段
回路ノ出力信号１ｃ、Ｃはジョセフソンドライバ回路の
出力信号Ｉｏμ−の波形を示す。
この多重反射電流は次段回路６．ドライバ回路１０の誤
動作を引き起こす。つまり、前段回路２の出力信号ＩＣ
が“０”レベルの時でさえも、ドライバ回路１０の出力
信号１ｏｔＬｔが存在することになり。
動作を引き起こす。つまり、前段回路２の出力信号ＩＣ
が“０”レベルの時でさえも、ドライバ回路１０の出力
信号１ｏｔＬｔが存在することになり。
この電流値が次段回路６のしきい値レベルを越えると、
前段回路出力が“０”レベルにかかわらず、次段回路５
はスイッチングし出力信号ＩＣ′を“１”レベルにして
しまう。また反射電流がドライバ回路１０のバイアス電
流Ｔｏとして重畳されるため、ドライバ回路１０の誤動
作を引き起こす可能性がある。さらに、第１図に示すよ
うに、信号伝送系２０の接続部では相互インダクタンス
Ｍにより回路の電源電流として用いられる高周波電流４
によるクロストーク電流が誘起されこのクロストーク電
流がドライバ回路１０のバイアス電流１ｈに重畳するこ
とにより同様にドライバ回路１０の誤動作を引き起こす
可能性がある。
前段回路出力が“０”レベルにかかわらず、次段回路５
はスイッチングし出力信号ＩＣ′を“１”レベルにして
しまう。また反射電流がドライバ回路１０のバイアス電
流Ｔｏとして重畳されるため、ドライバ回路１０の誤動
作を引き起こす可能性がある。さらに、第１図に示すよ
うに、信号伝送系２０の接続部では相互インダクタンス
Ｍにより回路の電源電流として用いられる高周波電流４
によるクロストーク電流が誘起されこのクロストーク電
流がドライバ回路１０のバイアス電流１ｈに重畳するこ
とにより同様にドライバ回路１０の誤動作を引き起こす
可能性がある。
このように従来のドライバ回路１０は反射電流を全反射
する欠点を持っており、その多重反射波によりドライバ
回路２次段回路の誤動作を引き起こす欠点を持っている
。また、信号系に誘起される電源電流クロストークによ
り誤動作を引き起こす欠点を持っている・ 発明の目的 本発明はこれらの従来の欠点を解決するためになされた
もので、反射電流、電源電流クロス）−り等のノイズに
強いジョセフソンドライノ（回路を提供することを目的
とする。
する欠点を持っており、その多重反射波によりドライバ
回路２次段回路の誤動作を引き起こす欠点を持っている
。また、信号系に誘起される電源電流クロストークによ
り誤動作を引き起こす欠点を持っている・ 発明の目的 本発明はこれらの従来の欠点を解決するためになされた
もので、反射電流、電源電流クロス）−り等のノイズに
強いジョセフソンドライノ（回路を提供することを目的
とする。
発明の構成及び作用
本発明はジョセフソンゲート回路にノイズ吸収用のジョ
セフソン素子を配するものであり、以下実施例とともに
詳細に本発明を説明する。
セフソン素子を配するものであり、以下実施例とともに
詳細に本発明を説明する。
第４図は本発明の実施例であって、点線で囲まれた回路
が本発明のジョセフソンドライノ（回路で、Ｅｌ）−１
はθヨセフソンゲート回路、２はノイズ吸収用のジョセ
フソン素子、Ｒ３はジョセフソンゲート回路１とノイズ
吸収用のジョセフソン素子２間の抵抗分離を図るための
抵抗、Ｒ４は送端整合終端用抵抗、５は前段回路の信号
出力端子、６はドライバ回路にバイアス電流Ｉｂを供給
するバイアス電流供給端子、７はジョセフソンドライバ
回路の出力信号端子である。
が本発明のジョセフソンドライノ（回路で、Ｅｌ）−１
はθヨセフソンゲート回路、２はノイズ吸収用のジョセ
フソン素子、Ｒ３はジョセフソンゲート回路１とノイズ
吸収用のジョセフソン素子２間の抵抗分離を図るための
抵抗、Ｒ４は送端整合終端用抵抗、５は前段回路の信号
出力端子、６はドライバ回路にバイアス電流Ｉｂを供給
するバイアス電流供給端子、７はジョセフソンドライバ
回路の出力信号端子である。
ここでジョセフソン素子２の最大ジョセフソン電流値１
．は、ジョセフソンゲート回路１の出力電流値よりも小
さく設定する。
．は、ジョセフソンゲート回路１の出力電流値よりも小
さく設定する。
本発明のジョセフソンドライバ回路を動作するには、前
段回路の出力信号ＩＣが“１”レベルの時のみ、ジョセ
フソンゲート回路１がスイッチングし出力信号を発生す
るよう、ジョセフソンゲート回路１のバイアス電流を設
定する。この時、ゲートがスイッチングしない状態では
抵抗Ｒ３によりジョセフソンゲート回路１とジョセフソ
ン素子２は分離されているのでバイアス電流は全てジョ
セフソンゲート回路１の方へ流れ抵抗Ｒ８を流れる電流
は零である。
段回路の出力信号ＩＣが“１”レベルの時のみ、ジョセ
フソンゲート回路１がスイッチングし出力信号を発生す
るよう、ジョセフソンゲート回路１のバイアス電流を設
定する。この時、ゲートがスイッチングしない状態では
抵抗Ｒ３によりジョセフソンゲート回路１とジョセフソ
ン素子２は分離されているのでバイアス電流は全てジョ
セフソンゲート回路１の方へ流れ抵抗Ｒ８を流れる電流
は零である。
前段回路の出力信号ＩＣが“０”レベルのときにはジョ
セフソンゲート回路１はスイッチングせず、抵抗Ｒ３，
ジョセフソン素子２．抵抗Ｒ４を流れる電流および端子
７から流れる出力信号電流１ｏｕｔは全て零である。前
段回路の出力信号ＩＣが“１”レベルの時はジョセフソ
ンゲート回路１はスイッチングし出力電流を発生する。
セフソンゲート回路１はスイッチングせず、抵抗Ｒ３，
ジョセフソン素子２．抵抗Ｒ４を流れる電流および端子
７から流れる出力信号電流１ｏｕｔは全て零である。前
段回路の出力信号ＩＣが“１”レベルの時はジョセフソ
ンゲート回路１はスイッチングし出力電流を発生する。
ここでその電流値が、ジョセフソン素子２の最大ジョセ
フソン電流値Ｉ。
フソン電流値Ｉ。
より小さい時には、電流パスは抵抗Ｒ３，ジョセフソン
素子２を通って接地されるため、出力信号ｒｏｕｔは零
であるが、ジョセフソンゲート回路１の出力電流値がＩ
、を越えるとジョセフソン素子２は電圧転移し、そのイ
ンピーダンスが大きくなるため、ゲート出力電流は分流
し、はとんど出力信号１ｏｔｂｔとして超伝導ストリッ
プ線路方向へ伝搬していく。
素子２を通って接地されるため、出力信号ｒｏｕｔは零
であるが、ジョセフソンゲート回路１の出力電流値がＩ
、を越えるとジョセフソン素子２は電圧転移し、そのイ
ンピーダンスが大きくなるため、ゲート出力電流は分流
し、はとんど出力信号１ｏｔｂｔとして超伝導ストリッ
プ線路方向へ伝搬していく。
上記のようにジョセフソン素子２はその最大ジョセフソ
ン電流値１．より小さなノイズ電流が加わったときはこ
れを接地して出力信号１ｏｕｔを零に保つ。すなわちノ
イズ吸収の作用をなす。その結果。
ン電流値１．より小さなノイズ電流が加わったときはこ
れを接地して出力信号１ｏｕｔを零に保つ。すなわちノ
イズ吸収の作用をなす。その結果。
ノイズに強いジョセフソンドライバ回路が得られる。
したがって接続部相互インダクタンスＭによる電源電流
クロストークの問題も解決される。即ち、接続部相互イ
ンダクタンスＭによる電源電流クロストークが生じても
、第４図の回路において、ジョセフソン素子２の最大ジ
ョセフソン電流値乃°を越えないうちは、ジョセフソン
素子２は零電圧状態を維持するから、クロストークによ
る電流はジョセフソン素子２を通して接地にリークされ
、ジョセフソンゲート回路１のバイアス電流Ｉｈに重畳
しない。
クロストークの問題も解決される。即ち、接続部相互イ
ンダクタンスＭによる電源電流クロストークが生じても
、第４図の回路において、ジョセフソン素子２の最大ジ
ョセフソン電流値乃°を越えないうちは、ジョセフソン
素子２は零電圧状態を維持するから、クロストークによ
る電流はジョセフソン素子２を通して接地にリークされ
、ジョセフソンゲート回路１のバイアス電流Ｉｈに重畳
しない。
従って、このクロストークノイズによるドライバ回路誤
動作マージンは格段に広がる。
動作マージンは格段に広がる。
次に本発明のジョセフソンドライバ回路が、送端整合終
端構成にできることを説明する。
端構成にできることを説明する。
伝搬する高速の出力信号ｒｏｕｔは接続インダクタンス
ｌにより反射し、その反射波はドライバ回路方向へ伝搬
してくる。ここで、端子７からジョセフソンゲート回路
１方向を見たインピーダンスＺは、 となる。ここでＲ４，Ｒ８は、それぞれドライバ回路の
抵抗Ｒ，、Ｒ３の抵抗値を表わすものとし、Ｒ８゜Ｒ２
は、それぞれ、ジョセフソンゲート回路１．およびジョ
セフソン素子２の負荷点における微分抵抗値である。こ
こで、Ｒ，、Ｒ，はその負荷点により変化するが、それ
を考慮し、Ｚ＝ＺｏになるようなＲ３，Ｒ，を設定する
。簡単化するためにジョセフソンゲート回路１．ジョセ
フソン素子２の負荷点が定電圧領域にある一般的な場合
を考えてみる。
ｌにより反射し、その反射波はドライバ回路方向へ伝搬
してくる。ここで、端子７からジョセフソンゲート回路
１方向を見たインピーダンスＺは、 となる。ここでＲ４，Ｒ８は、それぞれドライバ回路の
抵抗Ｒ，、Ｒ３の抵抗値を表わすものとし、Ｒ８゜Ｒ２
は、それぞれ、ジョセフソンゲート回路１．およびジョ
セフソン素子２の負荷点における微分抵抗値である。こ
こで、Ｒ，、Ｒ，はその負荷点により変化するが、それ
を考慮し、Ｚ＝ＺｏになるようなＲ３，Ｒ，を設定する
。簡単化するためにジョセフソンゲート回路１．ジョセ
フソン素子２の負荷点が定電圧領域にある一般的な場合
を考えてみる。
そうするとＲ，、Ｒ，はほとんど零である。従って（１
）式は、 Ｚ”、、Ｒ，し） となるが、例えばＲ−よ超伝導ストリップ線路の特性イ
ンピーダンス値Ｚ０と等しくすると、（２）式は、Ｚ＊
Ｚｏ（３） と変形できる。（３）式は端子７からゲート方向を見た
インピーダンスＺが超伝導ストリップ線路の特性インピ
ーダンスＺ。と等しく整合系が構成されていることを示
す。従って、接続部インダクタンスｌにより反射した反
射波はドライバ回路では再反射せず、第３図Ｃに示した
ような多重反射による反射ノイズ電流が生じないことに
なり、反射ノイズ電流によるドライバ回路１次段回路の
誤動作が生じないことになる。なお、出力信号発生時の
インピーダンス整合の関点からＲ８はＺｏより十分小さ
く設定した方が望ましい。
）式は、 Ｚ”、、Ｒ，し） となるが、例えばＲ−よ超伝導ストリップ線路の特性イ
ンピーダンス値Ｚ０と等しくすると、（２）式は、Ｚ＊
Ｚｏ（３） と変形できる。（３）式は端子７からゲート方向を見た
インピーダンスＺが超伝導ストリップ線路の特性インピ
ーダンスＺ。と等しく整合系が構成されていることを示
す。従って、接続部インダクタンスｌにより反射した反
射波はドライバ回路では再反射せず、第３図Ｃに示した
ような多重反射による反射ノイズ電流が生じないことに
なり、反射ノイズ電流によるドライバ回路１次段回路の
誤動作が生じないことになる。なお、出力信号発生時の
インピーダンス整合の関点からＲ８はＺｏより十分小さ
く設定した方が望ましい。
第５図は本発明の他の実施例を示したものである。これ
は抵抗Ｒ：を並列に配置することにより。
は抵抗Ｒ：を並列に配置することにより。
多ファンアウト化をはかったものである。ファンアクト
数をルとすると、１つの出力端子からゲート方向を見た
インピーダンスＺは、 となるようＲ３ｐ Ｒ，の抵抗値を設定することにより
第４図で示した実施例と同様の作用を得ることができる
。
数をルとすると、１つの出力端子からゲート方向を見た
インピーダンスＺは、 となるようＲ３ｐ Ｒ，の抵抗値を設定することにより
第４図で示した実施例と同様の作用を得ることができる
。
発明の詳細
な説明したように、本発明によるジョセフソンドライバ
回路は、誤動作の原因となる多重反射電流を生ぜず、か
つ、電源電流クロストークに対してもマージンの広い特
性を持つためノイズに対して強い安定なジョセフソン計
算機のチップ間信号伝送用ドライバ回路を実現できる利
点を有する。
回路は、誤動作の原因となる多重反射電流を生ぜず、か
つ、電源電流クロストークに対してもマージンの広い特
性を持つためノイズに対して強い安定なジョセフソン計
算機のチップ間信号伝送用ドライバ回路を実現できる利
点を有する。
第１図は従来のジョセフソンドライバ回路と信号伝送系
の概略図、第２図はジョセフソンゲート回路のＩ−Ｖｇ
性と負荷直線を示す図、第６図Ａ〜Ｃはそれぞれ電流波
形例を示す図、第４図は本発明のジョセフソンドライバ
回路の第１の実施例の回路図、第５図は本発明のジョセ
フソンドライバ回路の第２の実施例の回路図。 １・・・ジョセフソンゲート回路、２・・・ノイズ吸収
用のジョセフソン素子、Ｒ，・・ジョセフソンゲート回
路１とジョセフソン素子２との抵抗分離を図るための抵
抗、Ｒ４・・・送端整合終端用抵抗、５・・・前段回路
の信号出力端子、６・・・バイアス電流供給端子、７・
・・ジョセフソンドライバ回路の出力信号端子。 特許出願人 日本電信電話公社
の概略図、第２図はジョセフソンゲート回路のＩ−Ｖｇ
性と負荷直線を示す図、第６図Ａ〜Ｃはそれぞれ電流波
形例を示す図、第４図は本発明のジョセフソンドライバ
回路の第１の実施例の回路図、第５図は本発明のジョセ
フソンドライバ回路の第２の実施例の回路図。 １・・・ジョセフソンゲート回路、２・・・ノイズ吸収
用のジョセフソン素子、Ｒ，・・ジョセフソンゲート回
路１とジョセフソン素子２との抵抗分離を図るための抵
抗、Ｒ４・・・送端整合終端用抵抗、５・・・前段回路
の信号出力端子、６・・・バイアス電流供給端子、７・
・・ジョセフソンドライバ回路の出力信号端子。 特許出願人 日本電信電話公社
Claims (1)
- 【特許請求の範囲】 （１） ジョセフソンゲート回路の出力端子に第１の抵
抗の１端が接続され、第１の抵抗の他端はノイズ吸収用
のジョセフソン素子の１端に接続され、該ノイズ吸収用
のジョセフソン素子の他端は接地され、前記第１の抵抗
の他端と前記ジョセフソン素子の１端は第２の抵抗の１
端に接続され、該第２の抵抗の他端は信号伝送系に接続
されてなり、前記ジョセフソン素子の最大ジョセソソン
電流値は前記ジョセフソンゲート回路の出力電流値より
も小さいことを特徴とするジョセフソンドライバ回路。 （２）前記第２の抵抗が複数個並列（＝備えられ、それ
ぞれが複数の信号伝送１ざ接続されることを特徴とする
特許請求の範囲第１項記載のジョセフソンドライバ回路
。 （５） 前記第２の抵抗と前記信号伝送系の接続点から
前記ジョセフソンゲート回路方向をみたインピーダンス
が、前記信号伝送系のインピーダンスと等しくなるよう
に前記第１の抵抗及び前記第２の抵抗の抵抗値を設定す
ることを特徴とする特許請求の範囲第１項又は第２項記
載のジョセフソンドライバ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23227583A JPS60124123A (ja) | 1983-12-09 | 1983-12-09 | ジヨセフソンドライバ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23227583A JPS60124123A (ja) | 1983-12-09 | 1983-12-09 | ジヨセフソンドライバ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60124123A true JPS60124123A (ja) | 1985-07-03 |
| JPH0515086B2 JPH0515086B2 (ja) | 1993-02-26 |
Family
ID=16936682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23227583A Granted JPS60124123A (ja) | 1983-12-09 | 1983-12-09 | ジヨセフソンドライバ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60124123A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04219697A (ja) * | 1990-12-19 | 1992-08-10 | Nec Corp | 極性切換型ジョセフソン駆動回路 |
| US8674776B2 (en) | 2011-09-28 | 2014-03-18 | Seiko Epson Corporation | Oscillator circuit, oscillator, electronic apparatus, and activation method oscillator circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS607693A (ja) * | 1983-06-28 | 1985-01-16 | Nec Corp | ジヨセフソン双対信号保持回路 |
-
1983
- 1983-12-09 JP JP23227583A patent/JPS60124123A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS607693A (ja) * | 1983-06-28 | 1985-01-16 | Nec Corp | ジヨセフソン双対信号保持回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04219697A (ja) * | 1990-12-19 | 1992-08-10 | Nec Corp | 極性切換型ジョセフソン駆動回路 |
| US8674776B2 (en) | 2011-09-28 | 2014-03-18 | Seiko Epson Corporation | Oscillator circuit, oscillator, electronic apparatus, and activation method oscillator circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0515086B2 (ja) | 1993-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3585399A (en) | A two impedance branch termination network for interconnecting two systems for bidirectional transmission | |
| JPH05265614A (ja) | 双方向信号伝送回路 | |
| JP2977223B2 (ja) | 対雑音回路 | |
| US8081487B2 (en) | Signal transmission circuit, IC package, and mounting board | |
| KR930006724B1 (ko) | 전파지연시간제어저항에 의해 상호 접속된 신호전송선쌍을 갖는 반도체집적회로장치 | |
| EP0534719B1 (en) | Integrated circuit having reduced electromagnetic emissions | |
| US6281702B1 (en) | CMOS small signal terminated hysteresis receiver | |
| US20020167331A1 (en) | Middle pull-up point-to-point transceiving bus structure | |
| JP3387794B2 (ja) | デバイスシステムおよび通信方法 | |
| JP2001111408A (ja) | 高速信号伝送配線実装構造 | |
| JP2002033775A (ja) | インターフェース回路 | |
| JPS60124123A (ja) | ジヨセフソンドライバ回路 | |
| JPH0263301A (ja) | ダイオードリミッタ | |
| US6262591B1 (en) | SOI small signal terminated receiver | |
| US6919619B2 (en) | Actively-shielded signal wires | |
| JPS631211A (ja) | インタフエイス回路 | |
| US8338992B2 (en) | Transmission device using a plurality of elementary return conductors | |
| JPH0786509A (ja) | 半導体集積回路 | |
| JP2001320267A (ja) | Ｅｃｌ終端回路 | |
| US6259269B1 (en) | Soi small signal terminated hysteresis receiver | |
| US20230238960A1 (en) | Output driver using feedback network for slew rate reduction and associated output driving method | |
| US6400178B1 (en) | CMOS small signal terminated receiver | |
| US6541998B2 (en) | Active termination circuit with an enable/disable | |
| JPS611150A (ja) | リンギング防止回路 | |
| JPS6038928A (ja) | ジヨセフソンレシ−バ回路 |