JP2001320267A - Ｅｃｌ終端回路 - Google Patents
Ｅｃｌ終端回路Info
- Publication number
- JP2001320267A JP2001320267A JP2000142320A JP2000142320A JP2001320267A JP 2001320267 A JP2001320267 A JP 2001320267A JP 2000142320 A JP2000142320 A JP 2000142320A JP 2000142320 A JP2000142320 A JP 2000142320A JP 2001320267 A JP2001320267 A JP 2001320267A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- ecl
- resistor
- termination
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0278—Arrangements for impedance matching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
- H03K19/01825—Coupling arrangements, impedance matching circuits
- H03K19/01831—Coupling arrangements, impedance matching circuits with at least one differential stage
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】 近年の回路電源電圧の低電圧化によるＥＣＬ
出力回路又はＰＥＣＬ出力回路からの出力信号の振幅の
低下、及び、高速な出力信号を伝送路上で伝送するとき
その距離が長くなることで出力信号の波形が劣化するこ
とを防ぐ。 【解決手段】 ＰＥＣＬ出力回路１１、抵抗器１２、伝
送路１３、及び、負荷回路１４に加え、さらに、終端素
子１５の直流時においては抵抗値が０Ω、交流時におい
ては抵抗値が大きくなる終端素子を抵抗器１３と直列に
接続する。
出力回路又はＰＥＣＬ出力回路からの出力信号の振幅の
低下、及び、高速な出力信号を伝送路上で伝送するとき
その距離が長くなることで出力信号の波形が劣化するこ
とを防ぐ。 【解決手段】 ＰＥＣＬ出力回路１１、抵抗器１２、伝
送路１３、及び、負荷回路１４に加え、さらに、終端素
子１５の直流時においては抵抗値が０Ω、交流時におい
ては抵抗値が大きくなる終端素子を抵抗器１３と直列に
接続する。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ディジタル通信で
使用されるエミッタカップルドロジック出力回路（ＥＣ
Ｌ出力回路）の出力端を終端するＥＣＬ終端回路に関す
る。
使用されるエミッタカップルドロジック出力回路（ＥＣ
Ｌ出力回路）の出力端を終端するＥＣＬ終端回路に関す
る。
【０００２】
【従来の技術】従来、エミッタカップルドロジック出力
回路（ＥＣＬ出力回路）又は疑似ＥＣＬ出力回路（ＰＥ
ＣＬ出力回路）に関するデジタル通信装置においては、
電源電圧の低電圧化が進んでおり、ＥＣＬ出力回路又は
ＰＥＣＬ出力回路からの出力信号の振幅の確保や信号伝
送路の引回しが困難になっている。
回路（ＥＣＬ出力回路）又は疑似ＥＣＬ出力回路（ＰＥ
ＣＬ出力回路）に関するデジタル通信装置においては、
電源電圧の低電圧化が進んでおり、ＥＣＬ出力回路又は
ＰＥＣＬ出力回路からの出力信号の振幅の確保や信号伝
送路の引回しが困難になっている。
【０００３】図５は、従来のＥＣＬ終端回路の一例を示
した回路構成図である。以下、本図を参照しながら従来
のＥＣＬ終端回路の構成及び動作について説明する。
した回路構成図である。以下、本図を参照しながら従来
のＥＣＬ終端回路の構成及び動作について説明する。
【０００４】一般に高速なＰＥＣＬ信号を伝送路上で伝
送するには、その伝送路上の距離が長くなると５０Ω負
荷の終端処理が必要とされている。本従来例におけるＥ
ＣＬ終端回路は、ＰＥＣＬ出力回路５１、抵抗器５２、
伝送路５３、及び、負荷回路５４により構成され、ＰＥ
ＣＬ出力回路５１のＮＰＮトランジスタ５１１の出力に
抵抗器５２の一端及び伝送路５３の一端を接続し、伝送
路５３の他端には入力インピーダンスが５０Ωの負荷回
路５４を接続して終端させていた。
送するには、その伝送路上の距離が長くなると５０Ω負
荷の終端処理が必要とされている。本従来例におけるＥ
ＣＬ終端回路は、ＰＥＣＬ出力回路５１、抵抗器５２、
伝送路５３、及び、負荷回路５４により構成され、ＰＥ
ＣＬ出力回路５１のＮＰＮトランジスタ５１１の出力に
抵抗器５２の一端及び伝送路５３の一端を接続し、伝送
路５３の他端には入力インピーダンスが５０Ωの負荷回
路５４を接続して終端させていた。
【０００５】
【発明が解決しようとする課題】そのため、ＰＥＣＬ出
力回路５１からみた負荷インピーダンスが抵抗器５２の
抵抗値と負荷回路５４の入力インピーダンス５０Ωとの
並列合成抵抗となるため、ＰＥＣＬ出力回路５１からみ
た負荷インピーダンスが５０Ωより小さくなり、ＰＥＣ
Ｌ出力回路５１からの出力信号の振幅が小さくなるとい
った問題点があった。
力回路５１からみた負荷インピーダンスが抵抗器５２の
抵抗値と負荷回路５４の入力インピーダンス５０Ωとの
並列合成抵抗となるため、ＰＥＣＬ出力回路５１からみ
た負荷インピーダンスが５０Ωより小さくなり、ＰＥＣ
Ｌ出力回路５１からの出力信号の振幅が小さくなるとい
った問題点があった。
【０００６】また、この負荷インピーダンスについて
は、抵抗器５２の抵抗値を大きくすることにより５０Ω
に近づけることはできるが、抵抗値を大きくするとＮＰ
Ｎトランジスタ５１１の出力電流が小さくなることから
ＰＥＣＬ出力回路５１からの出力信号の振幅は確保でき
ない。さらに、近年の回路電源電圧の低電圧化について
も考慮する必要があり、抵抗器５２の抵抗値を小さくし
なければＮＰＮトランジスタ５１１の出力電流が小さく
なってしまい、抵抗器５２の抵抗値を大きくするとＰＥ
ＣＬ出力回路５１からの出力信号の振幅を確保すること
ができなくなる。
は、抵抗器５２の抵抗値を大きくすることにより５０Ω
に近づけることはできるが、抵抗値を大きくするとＮＰ
Ｎトランジスタ５１１の出力電流が小さくなることから
ＰＥＣＬ出力回路５１からの出力信号の振幅は確保でき
ない。さらに、近年の回路電源電圧の低電圧化について
も考慮する必要があり、抵抗器５２の抵抗値を小さくし
なければＮＰＮトランジスタ５１１の出力電流が小さく
なってしまい、抵抗器５２の抵抗値を大きくするとＰＥ
ＣＬ出力回路５１からの出力信号の振幅を確保すること
ができなくなる。
【０００７】本発明は、上記問題点に鑑みてなされても
のであり、近年の回路電源電圧の低電圧化によるＥＣＬ
出力回路又はＰＥＣＬ出力回路からの出力信号の振幅の
低下、及び、高速な出力信号を伝送路上で伝送するとき
その距離が長くなることで出力信号の波形が劣化するこ
とを防ぐＥＣＬ終端回路を提供することを目的とする。
のであり、近年の回路電源電圧の低電圧化によるＥＣＬ
出力回路又はＰＥＣＬ出力回路からの出力信号の振幅の
低下、及び、高速な出力信号を伝送路上で伝送するとき
その距離が長くなることで出力信号の波形が劣化するこ
とを防ぐＥＣＬ終端回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】かかる目的を達成するた
め、請求項１記載の発明は、ディジタル通信で使用され
るエミッタカップルドロジック出力回路（ＥＣＬ出力回
路）の出力端を終端するＥＣＬ終端回路において、前記
ＥＣＬ出力回路の出力に接続される抵抗器と直列に接続
され、直流では抵抗値が０Ωとなり、交流では前記抵抗
値が大きくなる終端手段を有することを特徴とする。
め、請求項１記載の発明は、ディジタル通信で使用され
るエミッタカップルドロジック出力回路（ＥＣＬ出力回
路）の出力端を終端するＥＣＬ終端回路において、前記
ＥＣＬ出力回路の出力に接続される抵抗器と直列に接続
され、直流では抵抗値が０Ωとなり、交流では前記抵抗
値が大きくなる終端手段を有することを特徴とする。
【０００９】請求項２記載の発明は、請求項１記載の発
明において、前記終端手段は、インダクタンスにより構
成されることを特徴とする。
明において、前記終端手段は、インダクタンスにより構
成されることを特徴とする。
【００１０】請求項３記載の発明は、請求項１記載の発
明において、前記終端手段は、インダクタンスと抵抗器
とを並列に接続して構成されることを特徴とする。
明において、前記終端手段は、インダクタンスと抵抗器
とを並列に接続して構成されることを特徴とする。
【００１１】請求項４記載の発明は、請求項１記載の発
明において、前記終端手段は、インダクタンスと抵抗器
とを並列に接続したときと等価の機能を有するインピー
ダンス素子により構成されることを特徴とする。
明において、前記終端手段は、インダクタンスと抵抗器
とを並列に接続したときと等価の機能を有するインピー
ダンス素子により構成されることを特徴とする。
【００１２】請求項５記載の発明は、ディジタル通信で
使用されるエミッタカップルドロジック出力回路（ＥＣ
Ｌ出力回路）の出力端を終端するＥＣＬ終端回路におい
て、前記ＥＣＬ出力回路の出力に一端を接続する第１の
抵抗器と、前記ＥＣＬ出力回路の出力に一端を接続する
５０Ω伝送路と、前記第１の抵抗器の他端を一端に、ア
ースを他端に接続し、直流では抵抗値が０Ωとなり、交
流では前記抵抗値が大きくなる終端素子と、前記５０Ω
伝送路の他端に接続され、入力インピーダンスが略５０
Ωの負荷回路と、を有することを特徴とする。
使用されるエミッタカップルドロジック出力回路（ＥＣ
Ｌ出力回路）の出力端を終端するＥＣＬ終端回路におい
て、前記ＥＣＬ出力回路の出力に一端を接続する第１の
抵抗器と、前記ＥＣＬ出力回路の出力に一端を接続する
５０Ω伝送路と、前記第１の抵抗器の他端を一端に、ア
ースを他端に接続し、直流では抵抗値が０Ωとなり、交
流では前記抵抗値が大きくなる終端素子と、前記５０Ω
伝送路の他端に接続され、入力インピーダンスが略５０
Ωの負荷回路と、を有することを特徴とする。
【００１３】請求項６記載の発明は、請求項５記載の発
明において、前記終端素子は、インダクタンスにより構
成され、該インダクタンスの一端が前記第１の抵抗器の
前記他端に接続され、前記インダクタンスの他端がアー
スに接続されることを特徴とする。
明において、前記終端素子は、インダクタンスにより構
成され、該インダクタンスの一端が前記第１の抵抗器の
前記他端に接続され、前記インダクタンスの他端がアー
スに接続されることを特徴とする。
【００１４】請求項７記載の発明は、請求項５記載の発
明において、前記終端素子は、インダクタンスと第２の
抵抗器とを並列に接続することにより構成され、該接続
点の一方が前記第１の抵抗器の前記他端に接続され、前
記接続点の他方がアースに接続されることを特徴とす
る。
明において、前記終端素子は、インダクタンスと第２の
抵抗器とを並列に接続することにより構成され、該接続
点の一方が前記第１の抵抗器の前記他端に接続され、前
記接続点の他方がアースに接続されることを特徴とす
る。
【００１５】請求項８記載の発明は、請求項５記載の発
明において、前記終端素子は、インダクタンスと抵抗器
とが並列に接続されたときと等価の機能を有するインピ
ーダンス素子により構成され、前記インピーダンス素子
の一端が前記第１の抵抗器の前記他端に接続され、前記
インピーダンス素子の他端がアースに接続されることを
特徴とする。
明において、前記終端素子は、インダクタンスと抵抗器
とが並列に接続されたときと等価の機能を有するインピ
ーダンス素子により構成され、前記インピーダンス素子
の一端が前記第１の抵抗器の前記他端に接続され、前記
インピーダンス素子の他端がアースに接続されることを
特徴とする。
【００１６】
【発明の実施の形態】本発明は、ディジタル通信におい
て使用されるＥＣＬ出力回路又はＰＥＣＬ出力回路の終
端技術において、低電源電圧において５０Ω終端を可能
とするものである。以下では、ＰＥＣＬ出力回路の終端
技術に関する本発明の実施形態を添付図面を参照しなが
ら詳細に説明する。
て使用されるＥＣＬ出力回路又はＰＥＣＬ出力回路の終
端技術において、低電源電圧において５０Ω終端を可能
とするものである。以下では、ＰＥＣＬ出力回路の終端
技術に関する本発明の実施形態を添付図面を参照しなが
ら詳細に説明する。
【００１７】本発明は、図５のブロック図に示したよう
に、ＰＥＣＬ出力回路５１、抵抗器５２、伝送路５３、
及び、負荷回路５４から成る従来のＥＣＬ終端回路に対
し、さらに図１の回路構成図に示したように、終端素子
１５を備えた構成としている。終端素子１５は、直流で
の抵抗値は０Ωで交流では抵抗値が大きくなる。
に、ＰＥＣＬ出力回路５１、抵抗器５２、伝送路５３、
及び、負荷回路５４から成る従来のＥＣＬ終端回路に対
し、さらに図１の回路構成図に示したように、終端素子
１５を備えた構成としている。終端素子１５は、直流で
の抵抗値は０Ωで交流では抵抗値が大きくなる。
【００１８】従って、抵抗器１２と終端素子１５におけ
る抵抗値は、直流では抵抗器１２のみの抵抗値となり、
交流では抵抗器１２と終端素子１５との合成抵抗値とな
って、直流時より交流時の方が抵抗値が大きくなる。こ
のため、交流時では、ＰＥＣＬ出力回路１１からみた負
荷インピーダンスを５０Ωに近づけ、且つＰＥＣＬ出力
回路１１からの出力信号の振幅を確保することができ
る。
る抵抗値は、直流では抵抗器１２のみの抵抗値となり、
交流では抵抗器１２と終端素子１５との合成抵抗値とな
って、直流時より交流時の方が抵抗値が大きくなる。こ
のため、交流時では、ＰＥＣＬ出力回路１１からみた負
荷インピーダンスを５０Ωに近づけ、且つＰＥＣＬ出力
回路１１からの出力信号の振幅を確保することができ
る。
【００１９】図２は、本発明の一実施形態におけるＰＥ
ＣＬ出力回路の回路構成例を示したブロック図である。
図２によれば、ＮＰＮトランジスタ２１１とＮＰＮトラ
ンジスタ２１２の差動対から成るＰＥＣＬ出力回路２
１、抵抗器２２、５０Ω伝送路２３、５０Ω抵抗器２４
１とコンデンサ２４２と入力インピーダンスが５０Ωに
比べて十分高いロジック回路２４３から成る負荷回路２
４、及び、直流で０Ωになるインダクタンス２５１から
成る終端素子２５から構成される。
ＣＬ出力回路の回路構成例を示したブロック図である。
図２によれば、ＮＰＮトランジスタ２１１とＮＰＮトラ
ンジスタ２１２の差動対から成るＰＥＣＬ出力回路２
１、抵抗器２２、５０Ω伝送路２３、５０Ω抵抗器２４
１とコンデンサ２４２と入力インピーダンスが５０Ωに
比べて十分高いロジック回路２４３から成る負荷回路２
４、及び、直流で０Ωになるインダクタンス２５１から
成る終端素子２５から構成される。
【００２０】また、終端素子２５の他の実施形態とし
て、図３のように、抵抗器２５２とインダクタンス２５
３を並列に接続し、この一方の接続点を抵抗器２２の上
記他端に接続し、他方の接続点をアースに接続した構成
のものや、図４のように、抵抗器２５２とインダクタン
ス２５３を並列に接続したときと等価的な機能を有する
インピーダンス素子２５４で構成される場合もある。
て、図３のように、抵抗器２５２とインダクタンス２５
３を並列に接続し、この一方の接続点を抵抗器２２の上
記他端に接続し、他方の接続点をアースに接続した構成
のものや、図４のように、抵抗器２５２とインダクタン
ス２５３を並列に接続したときと等価的な機能を有する
インピーダンス素子２５４で構成される場合もある。
【００２１】以下、本実施形態における動作例について
詳細に説明する。ＰＥＣＬ出力回路２１の出力は、抵抗
値Ｒ１を有する抵抗器２２の一端及び５０Ω伝送路２３
の一端に接続され、抵抗器２２の他端は、インピーダン
スＺ２を有する終端素子２５の一端に接続され、終端素
子２５の他端はアースに接続される。また、５０Ω伝送
路２３の他端は、入力インピーダンスＺ３を有する負荷
回路２４に接続される。
詳細に説明する。ＰＥＣＬ出力回路２１の出力は、抵抗
値Ｒ１を有する抵抗器２２の一端及び５０Ω伝送路２３
の一端に接続され、抵抗器２２の他端は、インピーダン
スＺ２を有する終端素子２５の一端に接続され、終端素
子２５の他端はアースに接続される。また、５０Ω伝送
路２３の他端は、入力インピーダンスＺ３を有する負荷
回路２４に接続される。
【００２２】従って、ＰＥＣＬ出力回路２１からみた負
荷インピーダンスは、抵抗器２２と終端素子２５の直列
合成抵抗と、負荷回路２４の入力インピーダンスとの並
列合成抵抗となる。ここで、交流時における抵抗器２２
と終端素子２５の直列合成抵抗である直列合成インピー
ダンスＺ１は、下記の式１により示される。 Ｚ１＝Ｒ２＋Ｚ３・・・（式１）
荷インピーダンスは、抵抗器２２と終端素子２５の直列
合成抵抗と、負荷回路２４の入力インピーダンスとの並
列合成抵抗となる。ここで、交流時における抵抗器２２
と終端素子２５の直列合成抵抗である直列合成インピー
ダンスＺ１は、下記の式１により示される。 Ｚ１＝Ｒ２＋Ｚ３・・・（式１）
【００２３】また、負荷回路２４の入力インピーダンス
Ｚ３は、ロジック回路２４３の入力インピーダンスが５
０Ωに対して十分に大きいため、５０Ωとなる。従っ
て、ＰＥＣＬ出力回路２１からみた負荷インピーダンス
Ｚ４は、Ｚ１と５０Ωとの並列合成抵抗となり、下記の
式２により示される。 Ｚ４＝Ｚ１×５０／（Ｚ１＋５０）・・・（式２）
Ｚ３は、ロジック回路２４３の入力インピーダンスが５
０Ωに対して十分に大きいため、５０Ωとなる。従っ
て、ＰＥＣＬ出力回路２１からみた負荷インピーダンス
Ｚ４は、Ｚ１と５０Ωとの並列合成抵抗となり、下記の
式２により示される。 Ｚ４＝Ｚ１×５０／（Ｚ１＋５０）・・・（式２）
【００２４】上記の式２はさらに下記の式３に変形でき
る。 Ｚ４＝（Ｒ１＋Ｚ２）×５０／（Ｒ１＋Ｒ２＋５０）・・・（式３）
る。 Ｚ４＝（Ｒ１＋Ｚ２）×５０／（Ｒ１＋Ｒ２＋５０）・・・（式３）
【００２５】従って、高周波では、Ｚ２＞＞Ｒ１、Ｚ２
＞＞５０であるため、上記式３は下記の式４のようにな
る。 Ｚ４＝（１＋Ｚ２／Ｒ１）×５０／（（１＋Ｒ２／Ｒ１＋５０／Ｒ１）・・・ （式４）
＞＞５０であるため、上記式３は下記の式４のようにな
る。 Ｚ４＝（１＋Ｚ２／Ｒ１）×５０／（（１＋Ｒ２／Ｒ１＋５０／Ｒ１）・・・ （式４）
【００２６】ここで、Ｚ２／Ｒ１≒０，５０／Ｒ１≒０
となるので、Ｚ４≒５０Ωとなり、Ｒ２を大きくしなく
ても直流的に５０Ωで終端が可能である。通常、＋３．
３Ｖで動作するＰＥＣＬ出力回路２１に接続される抵抗
器２２のＲ２は１３０Ω程度であり、従来の回路構成で
は、ＰＥＣＬ出力回路５１の負荷インピーダンスＺ４が
３６Ω程度になるが、１００ｎＨ程度のインダクタンス
２５１を用いた場合、２．５ＧＨｚでは、インピーダン
スＺ２は２４０ΩとなりＰＥＣＬ出力回路２１からみた
負荷インピーダンスＺ４は、４４Ωまで改善される。
となるので、Ｚ４≒５０Ωとなり、Ｒ２を大きくしなく
ても直流的に５０Ωで終端が可能である。通常、＋３．
３Ｖで動作するＰＥＣＬ出力回路２１に接続される抵抗
器２２のＲ２は１３０Ω程度であり、従来の回路構成で
は、ＰＥＣＬ出力回路５１の負荷インピーダンスＺ４が
３６Ω程度になるが、１００ｎＨ程度のインダクタンス
２５１を用いた場合、２．５ＧＨｚでは、インピーダン
スＺ２は２４０ΩとなりＰＥＣＬ出力回路２１からみた
負荷インピーダンスＺ４は、４４Ωまで改善される。
【００２７】
【発明の効果】以上の説明より明らかなように、本発明
によれば、近年の回路電源電圧の低電圧化によるＥＣＬ
出力回路又はＰＥＣＬ出力回路からの出力信号の振幅の
低下、及び、高速な出力信号を伝送路上で伝送するとき
その距離が長くなることで出力信号の波形が劣化するこ
とを防ぐことができる。
によれば、近年の回路電源電圧の低電圧化によるＥＣＬ
出力回路又はＰＥＣＬ出力回路からの出力信号の振幅の
低下、及び、高速な出力信号を伝送路上で伝送するとき
その距離が長くなることで出力信号の波形が劣化するこ
とを防ぐことができる。
【図１】本発明のＥＣＬ終端回路の概略構成を示した回
路構成図である。
路構成図である。
【図２】本発明の一実施形態におけるＥＣＬ終端回路の
構成を示した回路構成図である。
構成を示した回路構成図である。
【図３】本発明の他の実施形態における終端素子の構成
を示した回路構成図である。
を示した回路構成図である。
【図４】本発明のさらに他の実施形態における終端素子
の構成を示した回路構成図である。
の構成を示した回路構成図である。
【図５】従来例におけるＥＣＬ終端回路の概略構成を示
した回路構成図である。
した回路構成図である。
１１、２１ ＰＥＣＬ出力回路 １２、２２ 抵抗器 １３、３３ 伝送路 １４、２４ 負荷回路 １５、２５ 終端素子 ２１１ ＮＰＮトランジスタ ２１２ ＮＰＮトランジスタ差動対 ２４１ ５０Ω抵抗器 ２４２ コンデンサ ２４３ ロジック回路 ２５１、２５３ インダクタンス ２５２ 抵抗器 ２５４ インピーダンス素子
Claims (8)
- 【請求項１】 ディジタル通信で使用されるエミッタカ
ップルドロジック出力回路（ＥＣＬ出力回路）の出力端
を終端するＥＣＬ終端回路において、 前記ＥＣＬ出力回路の出力に接続される抵抗器と直列に
接続され、直流では抵抗値が０Ωとなり、交流では前記
抵抗値が大きくなる終端手段を有することを特徴とする
ＥＣＬ終端回路。 - 【請求項２】 前記終端手段は、 インダクタンスにより構成されることを特徴とする請求
項１記載のＥＣＬ終端回路。 - 【請求項３】 前記終端手段は、 インダクタンスと抵抗器とを並列に接続して構成される
ことを特徴とする請求項１記載のＥＣＬ終端回路。 - 【請求項４】 前記終端手段は、 インダクタンスと抵抗器とを並列に接続したときと等価
の機能を有するインピーダンス素子により構成されるこ
とを特徴とする請求項１記載のＥＣＬ終端回路。 - 【請求項５】 ディジタル通信で使用されるエミッタカ
ップルドロジック出力回路（ＥＣＬ出力回路）の出力端
を終端するＥＣＬ終端回路において、 前記ＥＣＬ出力回路の出力に一端を接続する第１の抵抗
器と、 前記ＥＣＬ出力回路の出力に一端を接続する５０Ω伝送
路と、 前記第１の抵抗器の他端を一端に、アースを他端に接続
し、直流では抵抗値が０Ωとなり、交流では前記抵抗値
が大きくなる終端素子と、 前記５０Ω伝送路の他端に接続され、入力インピーダン
スが略５０Ωの負荷回路と、 を有することを特徴とするＥＣＬ終端回路。 - 【請求項６】 前記終端素子は、 インダクタンスにより構成され、該インダクタンスの一
端が前記第１の抵抗器の前記他端に接続され、前記イン
ダクタンスの他端がアースに接続されることを特徴とす
る請求項５記載のＥＣＬ終端回路。 - 【請求項７】 前記終端素子は、 インダクタンスと第２の抵抗器とを並列に接続すること
により構成され、該接続点の一方が前記第１の抵抗器の
前記他端に接続され、前記接続点の他方がアースに接続
されることを特徴とする請求項５記載のＥＣＬ終端回
路。 - 【請求項８】 前記終端素子は、 インダクタンスと抵抗器とが並列に接続されたときと等
価の機能を有するインピーダンス素子により構成され、
前記インピーダンス素子の一端が前記第１の抵抗器の前
記他端に接続され、前記インピーダンス素子の他端がア
ースに接続されることを特徴とする請求項５記載のＥＣ
Ｌ終端素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000142320A JP3503572B2 (ja) | 2000-05-10 | 2000-05-10 | Ｅｃｌ終端回路 |
| US09/851,079 US6426646B2 (en) | 2000-05-10 | 2001-05-09 | ECL terminating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000142320A JP3503572B2 (ja) | 2000-05-10 | 2000-05-10 | Ｅｃｌ終端回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001320267A true JP2001320267A (ja) | 2001-11-16 |
| JP3503572B2 JP3503572B2 (ja) | 2004-03-08 |
Family
ID=18649310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000142320A Expired - Fee Related JP3503572B2 (ja) | 2000-05-10 | 2000-05-10 | Ｅｃｌ終端回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6426646B2 (ja) |
| JP (1) | JP3503572B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9100005B2 (en) | 2013-03-26 | 2015-08-04 | Seiko Epson Corporation | Output circuit, semiconductor integrated circuit, resonating device, electronic device, and moving object |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19929231A1 (de) * | 1999-06-25 | 2001-02-08 | Siemens Ag | Schaltungsanordnung und Verfahren zur galvanisch getrennten Breitband-Übertragung |
| JP2002270773A (ja) * | 2001-03-12 | 2002-09-20 | Nec Corp | 半導体集積回路およびその製造方法 |
| GB0208014D0 (en) * | 2002-04-05 | 2002-05-15 | Acuid Corp Ltd | Line termination incorporating compensation for device and package parasites |
| US7383373B1 (en) * | 2006-03-21 | 2008-06-03 | Emc Corporation | Deriving corresponding signals |
| JP2015534332A (ja) | 2012-09-07 | 2015-11-26 | ユニバーシティ オブ ヴァージニア パテント ファウンデーション | 低電力クロック源 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3463727B2 (ja) * | 1997-05-09 | 2003-11-05 | 株式会社アドバンテスト | クロックパルス伝送回路 |
| JP3828652B2 (ja) * | 1998-01-09 | 2006-10-04 | 株式会社アドバンテスト | 差動信号伝送回路 |
| US6032209A (en) * | 1998-07-24 | 2000-02-29 | Storage Technology Corporation | Hot-swappable high speed point-to-point interface |
-
2000
- 2000-05-10 JP JP2000142320A patent/JP3503572B2/ja not_active Expired - Fee Related
-
2001
- 2001-05-09 US US09/851,079 patent/US6426646B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9100005B2 (en) | 2013-03-26 | 2015-08-04 | Seiko Epson Corporation | Output circuit, semiconductor integrated circuit, resonating device, electronic device, and moving object |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3503572B2 (ja) | 2004-03-08 |
| US6426646B2 (en) | 2002-07-30 |
| US20010052791A1 (en) | 2001-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7750666B2 (en) | Reduced power differential type termination circuit | |
| US8346096B2 (en) | Amplifier, optical receiver circuit, optical module and data exchange system | |
| EP1492287B1 (en) | Receiver for eliminating common mode noise in a differential signal | |
| JPH07235952A (ja) | 信号伝送回路およびその回路を用いた信号伝送装置 | |
| US7362796B2 (en) | Signal relay circuit for securing amplitude of voltage of transmitting signals | |
| TW201714413A (zh) | 可接收超寬共模輸入電壓範圍的接收電路 | |
| JP2006345258A (ja) | 差動伝送方式 | |
| US20060066358A1 (en) | Vehicle communication system | |
| JP2001320267A (ja) | Ｅｃｌ終端回路 | |
| KR20020070134A (ko) | 평형 전송 종단 장치 및 그것을 이용한 수신 장치 | |
| US9106212B2 (en) | Method and apparatus for interfacing integrated circuits (ICs) that operate at different supply voltages | |
| US10365682B1 (en) | Multi-mode clock transmission network and method thereof | |
| JPH09247217A (ja) | 信号伝送回路 | |
| JP5750178B1 (ja) | 出力回路 | |
| JP5418162B2 (ja) | トランスインピーダンスアンプ | |
| JP4443392B2 (ja) | 送信切り換え回路および半導体集積回路 | |
| JP2005244351A (ja) | 信号伝送装置 | |
| JP2003169098A (ja) | ノイズ低減高周波回路 | |
| JP2919012B2 (ja) | 整合回路 | |
| JP3419359B2 (ja) | クロック伝送回路 | |
| CN117453605B (zh) | 信号输出缓冲器、信号芯片和印制电路板 | |
| JP4757835B2 (ja) | 差動伝送回路 | |
| EP1429466B1 (en) | Frequency dependent telecommunication hybrid circuit | |
| JPH08195775A (ja) | 信号伝送回路 | |
| JP2017135595A (ja) | 差動増幅回路およびそれを搭載したケーブルアセンブリモジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031118 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |