JP3387794B2 - デバイスシステムおよび通信方法 - Google Patents
デバイスシステムおよび通信方法Info
- Publication number
- JP3387794B2 JP3387794B2 JP27597997A JP27597997A JP3387794B2 JP 3387794 B2 JP3387794 B2 JP 3387794B2 JP 27597997 A JP27597997 A JP 27597997A JP 27597997 A JP27597997 A JP 27597997A JP 3387794 B2 JP3387794 B2 JP 3387794B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- devices
- impedance
- signal
- closed loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0298—Arrangement for terminating transmission lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、デバイス通信シス
テムに関する。
テムに関する。
【０００２】
【従来の技術】高速でデバイス間通信を行う能力を有す
る集積回路デバイスは、デバイスおよびシステムのメー
カにとっての現在の目標の１つである。現在、集積回路
トランジスタは、集積回路デバイス間でデータを伝送す
る一般的な有線相互接続の能力より高い、高速データ伝
送のスイッチング性能を提供することができる。具体的
には、ゲート長が１μｍ以下の金属酸化物半導体トラン
ジスタのスイッチング性能は１Ｇｂｉｔ／ｓのオーダの
レートで伝送するためのデータを出力することが可能で
あり、これは、デュアルインラインパッケージ、スティ
ッチボンドワイヤ、および従来のプリント回路板上の金
属トレースのような従来の相互接続の能力を超える。
る集積回路デバイスは、デバイスおよびシステムのメー
カにとっての現在の目標の１つである。現在、集積回路
トランジスタは、集積回路デバイス間でデータを伝送す
る一般的な有線相互接続の能力より高い、高速データ伝
送のスイッチング性能を提供することができる。具体的
には、ゲート長が１μｍ以下の金属酸化物半導体トラン
ジスタのスイッチング性能は１Ｇｂｉｔ／ｓのオーダの
レートで伝送するためのデータを出力することが可能で
あり、これは、デュアルインラインパッケージ、スティ
ッチボンドワイヤ、および従来のプリント回路板上の金
属トレースのような従来の相互接続の能力を超える。
【０００３】例えば、１００Ｍｂｉｔ／ｓ程度の低いデ
ータレートでは、相互接続における不連続は、送信した
データ信号の一部を送信側集積回路に戻すように反射す
るという問題を引き起こす。このような信号反射はしば
しば、送信信号と弱め合い、宛先集積回路によって受信
される信号を劣化させる。このような不連続を少なくす
るためにシステムでは通信バスに伝送線が用いられてい
る。
ータレートでは、相互接続における不連続は、送信した
データ信号の一部を送信側集積回路に戻すように反射す
るという問題を引き起こす。このような信号反射はしば
しば、送信信号と弱め合い、宛先集積回路によって受信
される信号を劣化させる。このような不連続を少なくす
るためにシステムでは通信バスに伝送線が用いられてい
る。
【０００４】このようなシステムでは、図１に示すよう
に、ディスクリートな終端抵抗が伝送線バスの終端に接
続されることが多い。図１で、６個の集積回路デバイス
１、２、３、４、５および６は、相互接続３０によっ
て、終端に終端抵抗１５および２０を有する単一の伝送
線バス１０に接続されている。終端抵抗１５および２０
は、送信信号を劣化させることになる伝送線終端での反
射を大幅に縮小するために、伝送線の特性インピーダン
スＺ0に等しいインピーダンスを有する。相互接続に伝
送線構造を用いることは、H. B. Bakoglu, "Circuits,
Interconnections, and Packaging for VLSI", Ch.6, p
p.226-273 (Addison-Wesley Publishing Co. 1990)に詳
細に記載されている。
に、ディスクリートな終端抵抗が伝送線バスの終端に接
続されることが多い。図１で、６個の集積回路デバイス
１、２、３、４、５および６は、相互接続３０によっ
て、終端に終端抵抗１５および２０を有する単一の伝送
線バス１０に接続されている。終端抵抗１５および２０
は、送信信号を劣化させることになる伝送線終端での反
射を大幅に縮小するために、伝送線の特性インピーダン
スＺ0に等しいインピーダンスを有する。相互接続に伝
送線構造を用いることは、H. B. Bakoglu, "Circuits,
Interconnections, and Packaging for VLSI", Ch.6, p
p.226-273 (Addison-Wesley Publishing Co. 1990)に詳
細に記載されている。
【０００５】
【発明が解決しようとする課題】従来のデバイス通信シ
ステムにおけるもう１つの大きな性能制限は、長い通信
バスの両端にある通信デバイス間で生じる信号遅延であ
る。従来のシステムでは、通信バスに接続された、プロ
セッサのような集積回路デバイスはサポート集積回路デ
バイスにも接続されることが多い。一般に、このような
サポートデバイスは、サポートする相手のデバイスに近
接して配置されなければならない。例えば、ネットワー
クサーバや並列処理システムでは、プロセッサは、それ
ぞれのプロセッサの付近にまとめられたメモリデバイス
に接続されることが多い。このような配置は、隣接して
配置されるプロセッサデバイスのバス接続位置間の最小
分離距離を制限する。このような分離距離は、図１では
Ｘで示されているが、比較的大規模なネットワークサー
バにおいては６インチ（１５．２４ｃｍ）のオーダであ
ることが多い。
ステムにおけるもう１つの大きな性能制限は、長い通信
バスの両端にある通信デバイス間で生じる信号遅延であ
る。従来のシステムでは、通信バスに接続された、プロ
セッサのような集積回路デバイスはサポート集積回路デ
バイスにも接続されることが多い。一般に、このような
サポートデバイスは、サポートする相手のデバイスに近
接して配置されなければならない。例えば、ネットワー
クサーバや並列処理システムでは、プロセッサは、それ
ぞれのプロセッサの付近にまとめられたメモリデバイス
に接続されることが多い。このような配置は、隣接して
配置されるプロセッサデバイスのバス接続位置間の最小
分離距離を制限する。このような分離距離は、図１では
Ｘで示されているが、比較的大規模なネットワークサー
バにおいては６インチ（１５．２４ｃｍ）のオーダであ
ることが多い。
【０００６】その結果、図１のシステムでは、接続分離
距離が６インチ（１５．２４ｃｍ）である場合、信号が
デバイス１からデバイス６へ伝搬するのに要する距離は
約３０インチ（７６．２ｃｍ）となる。通常の伝送線バ
スの伝搬速度は約２００ｐｓ／インチ（７．８７４ｎｓ
／ｍ）のオーダであるため、デバイス１とデバイス６の
間の３０インチ（７６．２ｃｍ）の距離で対応して生じ
る信号遅延は約６．０ｎｓとなる。このような遅延は、
例えば、５０Ｍｂｉｔｓ／ｓ以上のデータレートで情報
を伝送するシステムのような、デバイスベースの多くの
システムにしばしば悪影響を有する。
距離が６インチ（１５．２４ｃｍ）である場合、信号が
デバイス１からデバイス６へ伝搬するのに要する距離は
約３０インチ（７６．２ｃｍ）となる。通常の伝送線バ
スの伝搬速度は約２００ｐｓ／インチ（７．８７４ｎｓ
／ｍ）のオーダであるため、デバイス１とデバイス６の
間の３０インチ（７６．２ｃｍ）の距離で対応して生じ
る信号遅延は約６．０ｎｓとなる。このような遅延は、
例えば、５０Ｍｂｉｔｓ／ｓ以上のデータレートで情報
を伝送するシステムのような、デバイスベースの多くの
システムにしばしば悪影響を有する。
【０００７】このように、信号伝搬遅延を縮小するデバ
イス通信技術に対する需要が認識されている。
イス通信技術に対する需要が認識されている。
【０００８】
【課題を解決するための手段】本発明は、単一のバスに
接続された通信デバイス間の距離および対応する伝搬遅
延は、閉ループ信号バスを用いて大幅に縮小することが
できるという発見に基づく。本発明は、バスに接続され
た特定のデバイス内でスイッチング可能インピーダンス
要素を用いる。このスイッチング可能インピーダンス要
素は、送信デバイスの接続点から閉ループバスに沿って
ほぼ中点の位置に実効的な終端インピーダンスを生成す
るように選択的に作動することが可能である。このよう
な構成では、生成される実効終端インピーダンスによ
り、送信デバイスによって送信される信号は、閉ループ
バスに沿ってそれぞれ時計回りおよび反時計回りに回る
２つの信号として伝搬する。このようにして、少なくと
も一方の信号は、好ましくない信号反射によってほとん
ど劣化することなく、宛先デバイスに到達する。
接続された通信デバイス間の距離および対応する伝搬遅
延は、閉ループ信号バスを用いて大幅に縮小することが
できるという発見に基づく。本発明は、バスに接続され
た特定のデバイス内でスイッチング可能インピーダンス
要素を用いる。このスイッチング可能インピーダンス要
素は、送信デバイスの接続点から閉ループバスに沿って
ほぼ中点の位置に実効的な終端インピーダンスを生成す
るように選択的に作動することが可能である。このよう
な構成では、生成される実効終端インピーダンスによ
り、送信デバイスによって送信される信号は、閉ループ
バスに沿ってそれぞれ時計回りおよび反時計回りに回る
２つの信号として伝搬する。このようにして、少なくと
も一方の信号は、好ましくない信号反射によってほとん
ど劣化することなく、宛先デバイスに到達する。
【０００９】閉ループ構成の結果、閉ループバスに接続
された２つのデバイス間で実質的に最も遠い距離は、同
等の従来の開ループバス構成の場合よりも大幅に短くな
る。例えば、６インチ（１５．２４ｃｍ）のバス接続分
離距離Ｘの場合、上記の図１の従来の構成の集積回路１
と６の間の３０インチ（７６．２ｃｍ）の信号伝搬距離
は、本発明による構成では１８インチ（４５．７２ｃ
ｍ）に短縮される。その結果、閉ループバスに沿った通
信デバイス間の対応する最大信号伝搬遅延も同様に、２
００ｐｓ／インチ（７．８７４ｎｓ／ｍ）の信号伝搬速
度に基づくと、６．０ｎｓから約３．６ｎｓへと大幅に
短縮される。さらに、このような信号伝搬遅延の短縮
は、パワー散逸をほとんど増大させることなく達成され
る。
された２つのデバイス間で実質的に最も遠い距離は、同
等の従来の開ループバス構成の場合よりも大幅に短くな
る。例えば、６インチ（１５．２４ｃｍ）のバス接続分
離距離Ｘの場合、上記の図１の従来の構成の集積回路１
と６の間の３０インチ（７６．２ｃｍ）の信号伝搬距離
は、本発明による構成では１８インチ（４５．７２ｃ
ｍ）に短縮される。その結果、閉ループバスに沿った通
信デバイス間の対応する最大信号伝搬遅延も同様に、２
００ｐｓ／インチ（７．８７４ｎｓ／ｍ）の信号伝搬速
度に基づくと、６．０ｎｓから約３．６ｎｓへと大幅に
短縮される。さらに、このような信号伝搬遅延の短縮
は、パワー散逸をほとんど増大させることなく達成され
る。
【００１０】このようなシステムでは、閉ループバスに
沿った個々のデバイス接続位置と、スイッチング可能イ
ンピーダンス要素の対応するインピーダンス値は、これ
らの素子が閉ループバスに沿ってほぼ中点の位置に実効
終端インピーダンスを生成するように、単独であるいは
組み合わせて、選択的に作動することができるように選
択される。このような実効終端インピーダンスは、ほぼ
中点の位置に接続されたデバイス内の単一のインピーダ
ンス要素の作動によって生成することができる。あるい
は、実効終端インピーダンスは、他の位置における他の
複数のデバイス内のインピーダンス要素の作動により、
あたかも単一のインピーダンスが中点位置にあるかのよ
うな正味の効果を宛先デバイスへの送信信号に対して引
き起こすことによっても生成することができる。本発明
は、５０Ｍｂｉｔｓ／ｓ以上のデータレートでのデバイ
ス間通信に特に有用であるが、それより低いデータレー
トでの通信にも有用である。
沿った個々のデバイス接続位置と、スイッチング可能イ
ンピーダンス要素の対応するインピーダンス値は、これ
らの素子が閉ループバスに沿ってほぼ中点の位置に実効
終端インピーダンスを生成するように、単独であるいは
組み合わせて、選択的に作動することができるように選
択される。このような実効終端インピーダンスは、ほぼ
中点の位置に接続されたデバイス内の単一のインピーダ
ンス要素の作動によって生成することができる。あるい
は、実効終端インピーダンスは、他の位置における他の
複数のデバイス内のインピーダンス要素の作動により、
あたかも単一のインピーダンスが中点位置にあるかのよ
うな正味の効果を宛先デバイスへの送信信号に対して引
き起こすことによっても生成することができる。本発明
は、５０Ｍｂｉｔｓ／ｓ以上のデータレートでのデバイ
ス間通信に特に有用であるが、それより低いデータレー
トでの通信にも有用である。
【００１１】本発明によって達成される信号伝搬遅延の
短縮は、例えば、相補型金属酸化物半導体（ＣＭＯＳ）
回路、エミッタ結合論理回路（ＥＣＬ）、トランジスタ
−トランジスタ論理回路（ＴＴＬ）、ガニング−トラン
シーバ論理回路（ＧＴＬ）、および擬似エミッタ結合論
理回路（ＰＥＣＬ）のような現在の標準を含む高速通信
標準に従ったデバイス間通信に有用である。
短縮は、例えば、相補型金属酸化物半導体（ＣＭＯＳ）
回路、エミッタ結合論理回路（ＥＣＬ）、トランジスタ
−トランジスタ論理回路（ＴＴＬ）、ガニング−トラン
シーバ論理回路（ＧＴＬ）、および擬似エミッタ結合論
理回路（ＰＥＣＬ）のような現在の標準を含む高速通信
標準に従ったデバイス間通信に有用である。
【００１２】
【発明の実施の形態】本発明は、閉ループ伝送線バスに
接続されたデバイス内のスイッチング可能インピーダン
ス要素を用いて、デバイス間の通信を可能にするように
特定の位置に選択的に実効終端インピーダンスを生成す
ることに基づく。このような閉ループ構成は、通信デバ
イス間の距離を実質的に短縮し、対応して、従来の開ル
ープ構成に比べて信号伝搬遅延を短縮する。さらに、こ
のような信号伝搬遅延の短縮は、パワー散逸をほとんど
増大させることなく達成される。
接続されたデバイス内のスイッチング可能インピーダン
ス要素を用いて、デバイス間の通信を可能にするように
特定の位置に選択的に実効終端インピーダンスを生成す
ることに基づく。このような閉ループ構成は、通信デバ
イス間の距離を実質的に短縮し、対応して、従来の開ル
ープ構成に比べて信号伝搬遅延を短縮する。さらに、こ
のような信号伝搬遅延の短縮は、パワー散逸をほとんど
増大させることなく達成される。
【００１３】本発明によれば、実効終端インピーダンス
は、送信デバイスの接続点から閉ループバスに沿ってほ
ぼ中点の位置で選択的に生成される。このような実効終
端インピーダンス位置により、送信デバイスの接続点か
ら閉ループバスに送信される信号は、バスに沿って時計
回りおよび反時計回りの２つの信号として伝わる。この
ような実効終端インピーダンスはさらに、宛先デバイス
によって受信される信号を劣化させる可能性のある伝送
線上の信号反射を大幅に縮小する。
は、送信デバイスの接続点から閉ループバスに沿ってほ
ぼ中点の位置で選択的に生成される。このような実効終
端インピーダンス位置により、送信デバイスの接続点か
ら閉ループバスに送信される信号は、バスに沿って時計
回りおよび反時計回りの２つの信号として伝わる。この
ような実効終端インピーダンスはさらに、宛先デバイス
によって受信される信号を劣化させる可能性のある伝送
線上の信号反射を大幅に縮小する。
【００１４】閉ループバス上のデバイスの個々の接続位
置、および、対応するスイッチング可能インピーダンス
要素のインピーダンス値は、送信デバイスの接続位置に
基づいて、所望の位置に実効終端インピーダンスを生成
するためにインピーダンス要素が選択的に作動すること
ができるように用いられなければならない。従って、実
効終端インピーダンスは、送信デバイスから閉ループバ
スのほぼ中点の位置に接続されたデバイス内の単一のイ
ンピーダンス要素の作動によって生成することができ
る。またさらに、実効終端インピーダンスは、バスに沿
った他の位置における他の複数のデバイス内のインピー
ダンス要素の作動により、あたかも単一のインピーダン
ス要素が中点位置に接続されているかのように、宛先デ
バイスへ送信信号を伝搬させることによっても生成する
ことができる。
置、および、対応するスイッチング可能インピーダンス
要素のインピーダンス値は、送信デバイスの接続位置に
基づいて、所望の位置に実効終端インピーダンスを生成
するためにインピーダンス要素が選択的に作動すること
ができるように用いられなければならない。従って、実
効終端インピーダンスは、送信デバイスから閉ループバ
スのほぼ中点の位置に接続されたデバイス内の単一のイ
ンピーダンス要素の作動によって生成することができ
る。またさらに、実効終端インピーダンスは、バスに沿
った他の位置における他の複数のデバイス内のインピー
ダンス要素の作動により、あたかも単一のインピーダン
ス要素が中点位置に接続されているかのように、宛先デ
バイスへ送信信号を伝搬させることによっても生成する
ことができる。
【００１５】本発明によれば、閉ループ伝送線バスを用
いるさまざまな接続配置が使用可能である。そのような
配置の実施例を図２および図４に示す。これらは、説明
のためのものであって、本発明を限定するものではな
い。同様に、本発明によれば、スイッチング可能インピ
ーダンス要素としてさまざまなデバイス構成を使用可能
である。本発明による構成で使用可能な例示的なスイッ
チング可能インピーダンス要素を図３に示すが、これは
説明のためのものであって、本発明を限定するものでは
ない。
いるさまざまな接続配置が使用可能である。そのような
配置の実施例を図２および図４に示す。これらは、説明
のためのものであって、本発明を限定するものではな
い。同様に、本発明によれば、スイッチング可能インピ
ーダンス要素としてさまざまなデバイス構成を使用可能
である。本発明による構成で使用可能な例示的なスイッ
チング可能インピーダンス要素を図３に示すが、これは
説明のためのものであって、本発明を限定するものでは
ない。
【００１６】本発明によるシステム１００の例示的な構
成を図２に示す。図２で、６個のデバイス１０１、１０
２、１０３、１０４、１０５および１０６は、特性イン
ピーダンスＺ0を有する閉ループバス伝送線１１０に接
続されている。デバイス１０１〜１０６は、例えば、伝
送線へ信号を送信したり、伝送線からの信号を検出した
りするアナログあるいはディジタル集積回路デバイス、
ディスクリート処理デバイスまたはその他の素子であ
る。ここで、伝送線とは、信号周波数に対する信号速度
の比にはほとんど関係なく、ある点から他の点へ信号を
伝送することができる配線のことである。閉ループバス
１１０は、説明を簡単にするためにほぼ円形に図示され
ているが、本発明によれば、さまざまな他の閉ループ形
状が可能である。
成を図２に示す。図２で、６個のデバイス１０１、１０
２、１０３、１０４、１０５および１０６は、特性イン
ピーダンスＺ0を有する閉ループバス伝送線１１０に接
続されている。デバイス１０１〜１０６は、例えば、伝
送線へ信号を送信したり、伝送線からの信号を検出した
りするアナログあるいはディジタル集積回路デバイス、
ディスクリート処理デバイスまたはその他の素子であ
る。ここで、伝送線とは、信号周波数に対する信号速度
の比にはほとんど関係なく、ある点から他の点へ信号を
伝送することができる配線のことである。閉ループバス
１１０は、説明を簡単にするためにほぼ円形に図示され
ているが、本発明によれば、さまざまな他の閉ループ形
状が可能である。
【００１７】デバイス１０１〜１０６は、相互接続１３
０によって、それぞれ接続位置１１１、１１２、１１
３、１１４、１１５および１１６でバス１１０に接続さ
れる。バス１１０の特性インピーダンスＺ0に対応する
特性インピーダンスを有する伝送線を相互接続１３０と
して用いることが可能である。隣接する接続位置間の分
離距離Ｙと、相互接続１３０の長さは、素子やサポート
デバイスの物理的、熱的、および電気的条件に基づくこ
とが可能である。送信デバイスあるいは受信デバイスの
相互接続１３０の長さは、閉ループ構成によって達成さ
れる信号遅延の短縮を損なわないように、５インチ（１
２．７ｃｍ）を実質的に超えないことが好ましい。従っ
て、性能を改善するには、デバイスの相互接続１３０を
省略して、閉ループバス１１０にデバイスのポートを直
接接続するとさらに有効である。
０によって、それぞれ接続位置１１１、１１２、１１
３、１１４、１１５および１１６でバス１１０に接続さ
れる。バス１１０の特性インピーダンスＺ0に対応する
特性インピーダンスを有する伝送線を相互接続１３０と
して用いることが可能である。隣接する接続位置間の分
離距離Ｙと、相互接続１３０の長さは、素子やサポート
デバイスの物理的、熱的、および電気的条件に基づくこ
とが可能である。送信デバイスあるいは受信デバイスの
相互接続１３０の長さは、閉ループ構成によって達成さ
れる信号遅延の短縮を損なわないように、５インチ（１
２．７ｃｍ）を実質的に超えないことが好ましい。従っ
て、性能を改善するには、デバイスの相互接続１３０を
省略して、閉ループバス１１０にデバイスのポートを直
接接続するとさらに有効である。
【００１８】デバイス１０１〜１０６はそれぞれ対（ペ
ア）として編成され、各ペアの２つのデバイスは互いに
閉ループ伝送線１１０に沿ってほぼ中点位置の対応する
接続位置１１１〜１１６に対応する。図２のデバイスペ
アは、デバイス１０１および１０４、デバイス１０２お
よび１０５、ならびにデバイス１０３および１０６の各
デバイスペアである。デバイス１０１および１０４のデ
バイスペアに対して、対応する接続位置１１１および１
１４は、閉ループバス１１０に沿って互いにほぼ中点の
位置にある。換言すれば、閉ループバス１１０に沿って
時計回りあるいは反時計回りに、接続位置１１１と１１
４の間の伝送線バスの長さはほぼ等しい。
ア）として編成され、各ペアの２つのデバイスは互いに
閉ループ伝送線１１０に沿ってほぼ中点位置の対応する
接続位置１１１〜１１６に対応する。図２のデバイスペ
アは、デバイス１０１および１０４、デバイス１０２お
よび１０５、ならびにデバイス１０３および１０６の各
デバイスペアである。デバイス１０１および１０４のデ
バイスペアに対して、対応する接続位置１１１および１
１４は、閉ループバス１１０に沿って互いにほぼ中点の
位置にある。換言すれば、閉ループバス１１０に沿って
時計回りあるいは反時計回りに、接続位置１１１と１１
４の間の伝送線バスの長さはほぼ等しい。
【００１９】各デバイス１０１〜１０６は、終端インピ
ーダンスを提供するように選択的に制御することができ
るスイッチング可能インピーダンス要素をそれぞれ有す
る。例示的なスイッチング可能インピーダンス要素につ
いては図３を参照して後述する。図２で、特定のデバイ
スペアの一方のデバイスがバス１１０上に信号を送信し
ているときに、そのデバイスペアの他方のデバイスは相
互接続１３０に終端インピーダンスを提供する。終端イ
ンピーダンスを提供するようにデバイスに命令する制御
回路は、デバイス１０１〜１０６内にあることも、外部
コントローラ（図示せず）内にあることも可能である。
ーダンスを提供するように選択的に制御することができ
るスイッチング可能インピーダンス要素をそれぞれ有す
る。例示的なスイッチング可能インピーダンス要素につ
いては図３を参照して後述する。図２で、特定のデバイ
スペアの一方のデバイスがバス１１０上に信号を送信し
ているときに、そのデバイスペアの他方のデバイスは相
互接続１３０に終端インピーダンスを提供する。終端イ
ンピーダンスを提供するようにデバイスに命令する制御
回路は、デバイス１０１〜１０６内にあることも、外部
コントローラ（図示せず）内にあることも可能である。
【００２０】デバイス１０１が、接続されているデバイ
ス１０２〜１０６のうちのいずれかへ信号を送信する例
示的な動作において、デバイス１０４は、その相互接続
１３０にインピーダンスを結合して、接続位置１１４に
実効終端インピーダンスを提供する。この終端インピー
ダンスの結果、デバイス１０１によって送信される信号
は、矢印１２０および１２５によって示されるように、
時計回りおよび反時計回りの両方の向きに閉ループ伝送
線１１０上を伝搬する。接続位置１１１と１１４の間に
延びる閉ループバス１１０の２つの部分は特性インピー
ダンスＺ0を有するため、閉ループバス１１０は、これ
らの接続位置の間で２つのインピーダンスＺ0の並列結
合として作用する。このような並列結合は、信号エネル
ギーの伝搬にとって、インピーダンスＺ0／２を有する
等価回路として作用する。従って、このような結合に対
する有効な終端インピーダンスは、デバイス１０４内の
インピーダンスＺ0／２であり、これにより、時計回り
および反時計回りの信号伝搬の信号反射や弱め合いが大
幅に縮小する。
ス１０２〜１０６のうちのいずれかへ信号を送信する例
示的な動作において、デバイス１０４は、その相互接続
１３０にインピーダンスを結合して、接続位置１１４に
実効終端インピーダンスを提供する。この終端インピー
ダンスの結果、デバイス１０１によって送信される信号
は、矢印１２０および１２５によって示されるように、
時計回りおよび反時計回りの両方の向きに閉ループ伝送
線１１０上を伝搬する。接続位置１１１と１１４の間に
延びる閉ループバス１１０の２つの部分は特性インピー
ダンスＺ0を有するため、閉ループバス１１０は、これ
らの接続位置の間で２つのインピーダンスＺ0の並列結
合として作用する。このような並列結合は、信号エネル
ギーの伝搬にとって、インピーダンスＺ0／２を有する
等価回路として作用する。従って、このような結合に対
する有効な終端インピーダンスは、デバイス１０４内の
インピーダンスＺ0／２であり、これにより、時計回り
および反時計回りの信号伝搬の信号反射や弱め合いが大
幅に縮小する。
【００２１】閉ループ構成を使用する結果として、デバ
イス１０１によって送信される信号が宛先デバイスまで
に伝搬しなければならない伝送線１１０上の距離は、宛
先デバイス１０２または１０６の場合は距離Ｙであり、
宛先デバイス１０３または１０５の場合は距離２Ｙであ
り、宛先デバイス１０４の場合は距離３Ｙである。これ
に対して、図１の従来の６デバイスシステムでは、デバ
イス１と、２、３、４、５および６との間の伝搬距離
は、それぞれ、距離Ｘ、２Ｘ、３Ｘ、４Ｘおよび５Ｘで
ある。これらの伝搬距離は、図１および図２におけるデ
バイスからそれぞれの伝送線１０および１１０への相互
接続３０および１３０の長さを含まない。
イス１０１によって送信される信号が宛先デバイスまで
に伝搬しなければならない伝送線１１０上の距離は、宛
先デバイス１０２または１０６の場合は距離Ｙであり、
宛先デバイス１０３または１０５の場合は距離２Ｙであ
り、宛先デバイス１０４の場合は距離３Ｙである。これ
に対して、図１の従来の６デバイスシステムでは、デバ
イス１と、２、３、４、５および６との間の伝搬距離
は、それぞれ、距離Ｘ、２Ｘ、３Ｘ、４Ｘおよび５Ｘで
ある。これらの伝搬距離は、図１および図２におけるデ
バイスからそれぞれの伝送線１０および１１０への相互
接続３０および１３０の長さを含まない。
【００２２】こうして、図２の接続分離距離Ｙが図１の
分離距離Ｘにほぼ等しい場合、図１の配置で最も長い伝
搬距離はデバイス１と６の間の５Ｘであるが、図２の配
置１００の対応する最長距離はデバイス１０１と１０４
の間の３Ｘである。図２における本発明による他の伝搬
距離も、図１の従来の同等の開ループ伝送線システムで
必要な伝搬距離の大多数よりも一般に短い。認識される
ように、バスに沿っての接続分離が一様な場合、バスに
接続されるデバイスの数が多くなるほど、本発明の方法
による閉ループバスの最長伝搬距離は、同等の従来の開
ループ構成の最長伝搬距離の約半分となる。対応して、
本発明によれば、信号伝搬遅延の短縮が、パワー散逸を
ほとんど増大させずに達成される。
分離距離Ｘにほぼ等しい場合、図１の配置で最も長い伝
搬距離はデバイス１と６の間の５Ｘであるが、図２の配
置１００の対応する最長距離はデバイス１０１と１０４
の間の３Ｘである。図２における本発明による他の伝搬
距離も、図１の従来の同等の開ループ伝送線システムで
必要な伝搬距離の大多数よりも一般に短い。認識される
ように、バスに沿っての接続分離が一様な場合、バスに
接続されるデバイスの数が多くなるほど、本発明の方法
による閉ループバスの最長伝搬距離は、同等の従来の開
ループ構成の最長伝搬距離の約半分となる。対応して、
本発明によれば、信号伝搬遅延の短縮が、パワー散逸を
ほとんど増大させずに達成される。
【００２３】図２のシステム配置１００は、説明を簡単
にするため、距離Ｙという一様な間隔で配置された接続
位置を用いているが、容易に理解されるように、本発明
によれば、隣り合う接続位置の間が一様な間隔である必
要はない。本発明によれば、デバイスペアの組合せを維
持しながら、隣り合う接続位置の間で非一様な間隔を用
いることが可能である。また、バスに接続されたデバイ
スすべてがデバイスペアをなすことは必要はない。その
場合、このようなデバイスはスイッチング可能終端イン
ピーダンスを含む必要はない。このように、偶数個のデ
バイスが図示されてはいるが、本発明の実施例におい
て、奇数個のデバイスを使用することも可能である。
にするため、距離Ｙという一様な間隔で配置された接続
位置を用いているが、容易に理解されるように、本発明
によれば、隣り合う接続位置の間が一様な間隔である必
要はない。本発明によれば、デバイスペアの組合せを維
持しながら、隣り合う接続位置の間で非一様な間隔を用
いることが可能である。また、バスに接続されたデバイ
スすべてがデバイスペアをなすことは必要はない。その
場合、このようなデバイスはスイッチング可能終端イン
ピーダンスを含む必要はない。このように、偶数個のデ
バイスが図示されてはいるが、本発明の実施例におい
て、奇数個のデバイスを使用することも可能である。
【００２４】図２の配置１００におけるデバイス１０１
および１０４内の入出力セクション２００および２５０
の詳細を図３に示す。図２および図３において、説明を
簡単にするため、同様の構成要素、例えば、デバイス１
０１と１０４や、閉ループ信号バス１１０には同じ番号
を付してある。説明を簡単にするため、閉ループバス１
１０のうち、デバイス１０１および１０４に接続されて
いる部分のみを示す。デバイス１０２、１０３、１０５
および１０６の入出力セクションの構成は、図３に示す
デバイス１０１および１０４のセクション２００および
２５０と同様にすることが可能である。
および１０４内の入出力セクション２００および２５０
の詳細を図３に示す。図２および図３において、説明を
簡単にするため、同様の構成要素、例えば、デバイス１
０１と１０４や、閉ループ信号バス１１０には同じ番号
を付してある。説明を簡単にするため、閉ループバス１
１０のうち、デバイス１０１および１０４に接続されて
いる部分のみを示す。デバイス１０２、１０３、１０５
および１０６の入出力セクションの構成は、図３に示す
デバイス１０１および１０４のセクション２００および
２５０と同様にすることが可能である。
【００２５】図３の例示的な構成は、ガニング−トラン
シーバ論理回路（ＧＴＬ(Gunning-transceiver-logi
c)）標準に従って第１または第２の信号レベルを送信す
ることが可能である。ＧＴＬ標準は、"Gunning Transce
iver Logic (GTL) - Low-Level, High-Speed Interface
Standard for Digital Integrated Circuits", Electr
onic Industries Association, JESD Standard 8-3 (No
vember 1993)、に詳細に記載されている。図３の構成は
ＧＴＬ標準に従って通信信号を送信するが、容易に理解
されるように、本発明によるデバイス構成は、他の標準
（例えば、相補型金属酸化物半導体（ＣＭＯＳ）、トラ
ンジスタ−トランジスタ−論理回路（ＴＴＬ）、ガニン
グ−トランシーバ論理回路プラス(Gunning-transceiver
-logic plus)、エミッタ結合論理回路（ＥＣＬ）、およ
び擬似エミッタ結合論理回路（ＰＥＣＬ(pseudo-emitte
r-coupled-logic)））に従って信号を送受信するために
使用することも可能である。
シーバ論理回路（ＧＴＬ(Gunning-transceiver-logi
c)）標準に従って第１または第２の信号レベルを送信す
ることが可能である。ＧＴＬ標準は、"Gunning Transce
iver Logic (GTL) - Low-Level, High-Speed Interface
Standard for Digital Integrated Circuits", Electr
onic Industries Association, JESD Standard 8-3 (No
vember 1993)、に詳細に記載されている。図３の構成は
ＧＴＬ標準に従って通信信号を送信するが、容易に理解
されるように、本発明によるデバイス構成は、他の標準
（例えば、相補型金属酸化物半導体（ＣＭＯＳ）、トラ
ンジスタ−トランジスタ−論理回路（ＴＴＬ）、ガニン
グ−トランシーバ論理回路プラス(Gunning-transceiver
-logic plus)、エミッタ結合論理回路（ＥＣＬ）、およ
び擬似エミッタ結合論理回路（ＰＥＣＬ(pseudo-emitte
r-coupled-logic)））に従って信号を送受信するために
使用することも可能である。
【００２６】入出力セクション２００および２５０の単
一のポートを用いて、単一のバス１１０を通じて通信す
るというのは説明を簡単にするためである。容易に理解
されるように、本発明によるシステムは一般に、複数の
信号バスに接続された、同様の複数の入出力ポートを有
する入出力セクションを使用することが可能である。さ
らに、デバイス１０１および１０４は、例えばプリント
回路板やマルチデバイスモジュールのような基板上に、
信号バス１１０の構造を同様に維持して、配置されるこ
とが可能である。
一のポートを用いて、単一のバス１１０を通じて通信す
るというのは説明を簡単にするためである。容易に理解
されるように、本発明によるシステムは一般に、複数の
信号バスに接続された、同様の複数の入出力ポートを有
する入出力セクションを使用することが可能である。さ
らに、デバイス１０１および１０４は、例えばプリント
回路板やマルチデバイスモジュールのような基板上に、
信号バス１１０の構造を同様に維持して、配置されるこ
とが可能である。
【００２７】入出力セクション２００および２５０はそ
れぞれ、入力バッファ２０５、少なくとも１つのスイッ
チング可能インピーダンス要素２２０、および、相互接
続１３０に接続されたインタフェース１０３に結合した
信号ドライバ２１５を有することが可能である。ここ
で、インタフェース１０３は、一般に、素子２２０およ
びドライバ２１５を信号バス１１０に接続する電気伝導
性要素を指す。インタフェース１０３は、金属トレース
とすることが可能である。入力バッファ２０５の例示的
な構成としては、従来の集積回路内で一般に用いられる
構成がある。このような入力バッファは、B. Gunning e
t al., "A CMOS Low-Voltage-Swing Transmission-Line
Transceiver, Digest of Technical Papers - IEEE In
ternational Solid-State Circuits Conference, pp.58
-59 (1992)、に詳細に記載されている。
れぞれ、入力バッファ２０５、少なくとも１つのスイッ
チング可能インピーダンス要素２２０、および、相互接
続１３０に接続されたインタフェース１０３に結合した
信号ドライバ２１５を有することが可能である。ここ
で、インタフェース１０３は、一般に、素子２２０およ
びドライバ２１５を信号バス１１０に接続する電気伝導
性要素を指す。インタフェース１０３は、金属トレース
とすることが可能である。入力バッファ２０５の例示的
な構成としては、従来の集積回路内で一般に用いられる
構成がある。このような入力バッファは、B. Gunning e
t al., "A CMOS Low-Voltage-Swing Transmission-Line
Transceiver, Digest of Technical Papers - IEEE In
ternational Solid-State Circuits Conference, pp.58
-59 (1992)、に詳細に記載されている。
【００２８】スイッチング可能インピーダンス要素２２
０は、電源ＶRとインタフェース１０３の間に接続され
る。スイッチング可能インピーダンス要素２２０は、例
えば電源ＶRとインタフェース１０３の間のＺ0／２のイ
ンピーダンスのような終端インピーダンス値を提供する
ようにスイッチング可能とされる。また、インピーダン
ス要素２２０は、電源とインタフェース１０３の間に開
回路を提供するようにスイッチング可能とされる。電源
ＶRによって提供される電圧の大きさについては以下で
詳細に説明する。
０は、電源ＶRとインタフェース１０３の間に接続され
る。スイッチング可能インピーダンス要素２２０は、例
えば電源ＶRとインタフェース１０３の間のＺ0／２のイ
ンピーダンスのような終端インピーダンス値を提供する
ようにスイッチング可能とされる。また、インピーダン
ス要素２２０は、電源とインタフェース１０３の間に開
回路を提供するようにスイッチング可能とされる。電源
ＶRによって提供される電圧の大きさについては以下で
詳細に説明する。
【００２９】このため、スイッチング可能インピーダン
ス要素２２０は、スイッチ２４５に接続されたインピー
ダンス要素２４０によって模式的に表される。図３に示
した実施例では、インピーダンス要素は、ポート２００
および２５０に対するそれぞれの制御信号Ａ１およびＡ
３に基づいて、それぞれの構成要素間にインピーダンス
Ｚ0／２を提供するように有効にすることができる。従
って、インピーダンス要素２４０として例えば抵抗、抵
抗とインダクタの組合せ、あるいは抵抗とキャパシタの
組合せのようなオンチップインピーダンス要素を用いる
とともに、スイッチ２４５として従来の集積回路トラン
ジスタスイッチのようなスイッチを用いることが可能で
ある。
ス要素２２０は、スイッチ２４５に接続されたインピー
ダンス要素２４０によって模式的に表される。図３に示
した実施例では、インピーダンス要素は、ポート２００
および２５０に対するそれぞれの制御信号Ａ１およびＡ
３に基づいて、それぞれの構成要素間にインピーダンス
Ｚ0／２を提供するように有効にすることができる。従
って、インピーダンス要素２４０として例えば抵抗、抵
抗とインダクタの組合せ、あるいは抵抗とキャパシタの
組合せのようなオンチップインピーダンス要素を用いる
とともに、スイッチ２４５として従来の集積回路トラン
ジスタスイッチのようなスイッチを用いることが可能で
ある。
【００３０】スイッチング可能インピーダンス要素２２
０には他の集積回路構成を使用することも可能である。
これには、例えば、スイッチング機能を実行するととも
に所望のインピーダンス値を提供することが可能な能動
インピーダンス要素（例えば米国特許第５，１９４，７
６５号、第５，２４３，２２９号および第５，２９８，
８００号に記載された能動抵抗デバイス）とともに他の
受動素子構成が含まれる。このような能動インピーダン
ス要素は、所望のスイッチング可能インピーダンス値を
備えるように、単独で、または、並列、縦続もしくは直
列構成で使用可能である。
０には他の集積回路構成を使用することも可能である。
これには、例えば、スイッチング機能を実行するととも
に所望のインピーダンス値を提供することが可能な能動
インピーダンス要素（例えば米国特許第５，１９４，７
６５号、第５，２４３，２２９号および第５，２９８，
８００号に記載された能動抵抗デバイス）とともに他の
受動素子構成が含まれる。このような能動インピーダン
ス要素は、所望のスイッチング可能インピーダンス値を
備えるように、単独で、または、並列、縦続もしくは直
列構成で使用可能である。
【００３１】本発明によれば、デバイス１０１および１
０４のスイッチング可能インピーダンス要素２２０は、
それぞれ、他方のデバイス１０４および１０１が信号を
送信しているときに、閉ループバス１１０に沿って所望
の位置に実効終端インピーダンスを生成する。その場
合、デバイス１０１および１０４の入出力セクション２
００および２５０は、信号ドライバ２１５を用いて信号
を送信する。しかし、デバイスが信号を受信するのみで
あって信号を送信しない場合には、信号ドライバ２１５
は、本発明による構成では、そのようなデバイスから省
略することができる。
０４のスイッチング可能インピーダンス要素２２０は、
それぞれ、他方のデバイス１０４および１０１が信号を
送信しているときに、閉ループバス１１０に沿って所望
の位置に実効終端インピーダンスを生成する。その場
合、デバイス１０１および１０４の入出力セクション２
００および２５０は、信号ドライバ２１５を用いて信号
を送信する。しかし、デバイスが信号を受信するのみで
あって信号を送信しない場合には、信号ドライバ２１５
は、本発明による構成では、そのようなデバイスから省
略することができる。
【００３２】信号ドライバ２１５の例示的な構成を図３
に示す。しかし、信号ドライバ２１５の特定の構成は本
発明を実施するために重要ではなく、本発明によれば、
バス１１０上に所望の信号レベルを生成するために他の
信号ドライバ構成を使用することが可能である。図示し
た信号ドライバ２１５の構成は、インタフェース１０３
と電源ＶSSの間に配置されたスイッチング可能インピー
ダンス要素２３０を有する。スイッチング可能インピー
ダンス要素２３０の構成要素は、スイッチング可能イン
ピーダンス要素２２０について既に説明したものとほと
んど同様とすることが可能である。制御信号Ａ２および
Ａ４は、それぞれ、電源とポート２００および２５０の
インタフェース１０３との間のインピーダンス値の結合
を制御する。各インピーダンス要素２３０は、それぞれ
の電源とインタフェース１０３の間に開会路を提供する
ようにもスイッチング可能である。
に示す。しかし、信号ドライバ２１５の特定の構成は本
発明を実施するために重要ではなく、本発明によれば、
バス１１０上に所望の信号レベルを生成するために他の
信号ドライバ構成を使用することが可能である。図示し
た信号ドライバ２１５の構成は、インタフェース１０３
と電源ＶSSの間に配置されたスイッチング可能インピー
ダンス要素２３０を有する。スイッチング可能インピー
ダンス要素２３０の構成要素は、スイッチング可能イン
ピーダンス要素２２０について既に説明したものとほと
んど同様とすることが可能である。制御信号Ａ２および
Ａ４は、それぞれ、電源とポート２００および２５０の
インタフェース１０３との間のインピーダンス値の結合
を制御する。各インピーダンス要素２３０は、それぞれ
の電源とインタフェース１０３の間に開会路を提供する
ようにもスイッチング可能である。
【００３３】電源ＶSSおよびＶRによって提供される電
力と、インピーダンス要素２３０のインピーダンス値
は、バスライン１１０上に送信される所望の第１および
第２の信号レベルに基づいて選択される。第２の電源Ｖ
SSは、それぞれのデバイス１０１および１０４のデバイ
ス接地とすることが可能である。その結果、ＧＴＬ標準
によれば、第１および第２の信号レベルとして０．４Ｖ
および１．２Ｖをバス１１０に提供するには、ほぼＺ0
／４のインピーダンス値と、ほぼ１．２Ｖの電圧ＶRが
適当である。
力と、インピーダンス要素２３０のインピーダンス値
は、バスライン１１０上に送信される所望の第１および
第２の信号レベルに基づいて選択される。第２の電源Ｖ
SSは、それぞれのデバイス１０１および１０４のデバイ
ス接地とすることが可能である。その結果、ＧＴＬ標準
によれば、第１および第２の信号レベルとして０．４Ｖ
および１．２Ｖをバス１１０に提供するには、ほぼＺ0
／４のインピーダンス値と、ほぼ１．２Ｖの電圧ＶRが
適当である。
【００３４】動作時には、各ポート２００あるいは２５
０は、以下の機能のいずれかを実行するように設定する
ことができる。 （１）終端インピーダンスを提供する機能。 （２）第１または第２の信号レベルで信号を送信する機
能。 （３）信号を受信するとともに終端インピーダンスを提
供する機能。 （４）信号を受信するとともに、バス１１０に接続され
た別のデバイスが終端インピーダンスを提供する機能。 さらに具体的には、各ポート２００あるいは２５０は、
インピーダンス要素２２０を有効にし、素子２３０を無
効にすることによって、Ｚ0／２という終端インピーダ
ンスを提供するように設定することができる。この同じ
設定は、ポート２００あるいは２５０が信号を受信する
とともに終端インピーダンスを提供するときにも用いら
れる。ポート２００あるいは２５０は、それぞれ、イン
ピーダンス２３０を有効または無効にすることによっ
て、第１または第２の信号レベルで通信信号を送信する
ように設定することができる。各ポート２００あるいは
２５０は、インピーダンス要素２２０および２３０を無
効にして、信号を受信するとともに別のデバイスが終端
インピーダンスを提供することも可能である。
０は、以下の機能のいずれかを実行するように設定する
ことができる。 （１）終端インピーダンスを提供する機能。 （２）第１または第２の信号レベルで信号を送信する機
能。 （３）信号を受信するとともに終端インピーダンスを提
供する機能。 （４）信号を受信するとともに、バス１１０に接続され
た別のデバイスが終端インピーダンスを提供する機能。 さらに具体的には、各ポート２００あるいは２５０は、
インピーダンス要素２２０を有効にし、素子２３０を無
効にすることによって、Ｚ0／２という終端インピーダ
ンスを提供するように設定することができる。この同じ
設定は、ポート２００あるいは２５０が信号を受信する
とともに終端インピーダンスを提供するときにも用いら
れる。ポート２００あるいは２５０は、それぞれ、イン
ピーダンス２３０を有効または無効にすることによっ
て、第１または第２の信号レベルで通信信号を送信する
ように設定することができる。各ポート２００あるいは
２５０は、インピーダンス要素２２０および２３０を無
効にして、信号を受信するとともに別のデバイスが終端
インピーダンスを提供することも可能である。
【００３５】このように、デバイス１０１が通信信号を
図２に示すデバイス１０２〜１０６のいずれかへ送信す
るためには、デバイス１０４のポート２５０が終端イン
ピーダンス状態に設定され、デバイス１０１のポート２
００は、第１または第２のいずれかの信号レベル送信状
態に設定される。同様に、終端インピーダンスを提供す
るようにポート２００を設定するとともに、第１または
第２のいずれかの信号レベル送信状態にポート２５０を
設定して対応する信号を送信することにより、デバイス
１０１〜１０３、１０５および１０６はデバイス１０４
から信号を受信することができる。
図２に示すデバイス１０２〜１０６のいずれかへ送信す
るためには、デバイス１０４のポート２５０が終端イン
ピーダンス状態に設定され、デバイス１０１のポート２
００は、第１または第２のいずれかの信号レベル送信状
態に設定される。同様に、終端インピーダンスを提供す
るようにポート２００を設定するとともに、第１または
第２のいずれかの信号レベル送信状態にポート２５０を
設定して対応する信号を送信することにより、デバイス
１０１〜１０３、１０５および１０６はデバイス１０４
から信号を受信することができる。
【００３６】デバイス１０１および１０４は、相互に通
信して、相手のデバイスが終端インピーダンス状態を実
現することができるように、通信信号を送信しようとし
ていることを相手に通知することが可能である。あるい
は、デバイス１０１および１０６とは別のコントロー
ラ、プロセッサあるいはラインアービトレータが、本発
明による所望の終端インピーダンスの提供を制御し、こ
れに対応して、デバイスがライン１１０を通じて信号を
送信することも可能である。
信して、相手のデバイスが終端インピーダンス状態を実
現することができるように、通信信号を送信しようとし
ていることを相手に通知することが可能である。あるい
は、デバイス１０１および１０６とは別のコントロー
ラ、プロセッサあるいはラインアービトレータが、本発
明による所望の終端インピーダンスの提供を制御し、こ
れに対応して、デバイスがライン１１０を通じて信号を
送信することも可能である。
【００３７】図３の実施例の構成では、第１および第２
の信号レベルは、信号ドライバ２１５で単一のスイッチ
ング可能インピーダンス要素２３０を使用して実現され
ているが、インタフェース１０３と、１個または２個の
電源の間で２個のスイッチング可能インピーダンス要素
を使用して所望の第１および第２の信号レベルを実現す
ることも可能である。また、スイッチング可能インピー
ダンス要素は、信号バスと２個の電源との間でそれぞれ
パワー分割器設定を提供し、対応するデータ信号を個々
の信号レベルで生成し信号バス上に送信することも可能
である。さらに、同様にして、信号ドライバによってマ
ルチレベル信号を提供することも可能である。
の信号レベルは、信号ドライバ２１５で単一のスイッチ
ング可能インピーダンス要素２３０を使用して実現され
ているが、インタフェース１０３と、１個または２個の
電源の間で２個のスイッチング可能インピーダンス要素
を使用して所望の第１および第２の信号レベルを実現す
ることも可能である。また、スイッチング可能インピー
ダンス要素は、信号バスと２個の電源との間でそれぞれ
パワー分割器設定を提供し、対応するデータ信号を個々
の信号レベルで生成し信号バス上に送信することも可能
である。さらに、同様にして、信号ドライバによってマ
ルチレベル信号を提供することも可能である。
【００３８】デバイスペア１０１と１０４、１０２と１
０５、および１０３と１０６のそれぞれのデバイスペア
の接続位置１１１〜１１６は、説明を簡単にするため、
バス１１０に沿ってちょうど中点に示されている。しか
し、このような接続位置は、本発明によれば、ほぼ中点
にあればよい。特に、送信される信号品質の対応する劣
化が宛先デバイスによる検出に悪影響を与えない限り、
接続位置は、バス１１０に沿って送信デバイスからちょ
うど中点の位置とは変えることも可能である。
０５、および１０３と１０６のそれぞれのデバイスペア
の接続位置１１１〜１１６は、説明を簡単にするため、
バス１１０に沿ってちょうど中点に示されている。しか
し、このような接続位置は、本発明によれば、ほぼ中点
にあればよい。特に、送信される信号品質の対応する劣
化が宛先デバイスによる検出に悪影響を与えない限り、
接続位置は、バス１１０に沿って送信デバイスからちょ
うど中点の位置とは変えることも可能である。
【００３９】図４に、閉ループバス３１０に沿った複数
のデバイス内の同様の複数のスイッチング可能インピー
ダンス要素を用いて正味の実効的な終端インピーダンス
として実効終端インピーダンスを生成するための、本発
明による構成３００を示す。図４で、構成３００は５個
のデバイス３０１、３０２、３０３、３０４および３０
５を有し、これらは、それぞれ位置３１１、３１２、３
１３、３１４および３１５で閉ループバス３１０に接続
されている。デバイス３１１〜３１５は、図２のデバイ
ス１０１〜１０６とほぼ同様であり、例えば図３に例示
した素子２２０のようなスイッチング可能インピーダン
ス要素をそれぞれ有する。しかし、図４の接続位置３１
１〜３１５はいずれも、可能な送信デバイスからバス３
１０に沿ってほぼ中点の位置にはない。
のデバイス内の同様の複数のスイッチング可能インピー
ダンス要素を用いて正味の実効的な終端インピーダンス
として実効終端インピーダンスを生成するための、本発
明による構成３００を示す。図４で、構成３００は５個
のデバイス３０１、３０２、３０３、３０４および３０
５を有し、これらは、それぞれ位置３１１、３１２、３
１３、３１４および３１５で閉ループバス３１０に接続
されている。デバイス３１１〜３１５は、図２のデバイ
ス１０１〜１０６とほぼ同様であり、例えば図３に例示
した素子２２０のようなスイッチング可能インピーダン
ス要素をそれぞれ有する。しかし、図４の接続位置３１
１〜３１５はいずれも、可能な送信デバイスからバス３
１０に沿ってほぼ中点の位置にはない。
【００４０】すなわち、デバイス３１１〜３１５は、図
２の配置１００で用いられたように所望の位置に単一の
終端インピーダンスを提供するように単独で使用するこ
とはできない。図４の構成３００は、複数のデバイスの
スイッチング可能インピーダンス要素の作動により、閉
ループバス３１０にさまざまな位置でそれぞれのインピ
ーダンスを提供する。このようなインピーダンスを提供
する特定のデバイスおよび用いられる特定のインピーダ
ンス値により、信号は、あたかも単一の終端インピーダ
ンスがバス３１０に沿って送信デバイスから中点の位置
に設けられているかのように、閉ループバス３１０上を
送信デバイスから宛先デバイスへ伝搬する。このような
関係のことを、このような位置にＺ0／２の実効終端イ
ンピーダンスを生成する、という。
２の配置１００で用いられたように所望の位置に単一の
終端インピーダンスを提供するように単独で使用するこ
とはできない。図４の構成３００は、複数のデバイスの
スイッチング可能インピーダンス要素の作動により、閉
ループバス３１０にさまざまな位置でそれぞれのインピ
ーダンスを提供する。このようなインピーダンスを提供
する特定のデバイスおよび用いられる特定のインピーダ
ンス値により、信号は、あたかも単一の終端インピーダ
ンスがバス３１０に沿って送信デバイスから中点の位置
に設けられているかのように、閉ループバス３１０上を
送信デバイスから宛先デバイスへ伝搬する。このような
関係のことを、このような位置にＺ0／２の実効終端イ
ンピーダンスを生成する、という。
【００４１】中点にＺ0／２の実効終端インピーダンス
を生成する方法の実施例は、送信デバイスと、送信デバ
イスからバス３１０に沿って中点の位置との間で、バス
３１０の半分に沿ったほぼ対称的な（鏡像の）位置に第
１および第２の実効インピーダンスＺ0を生成するよう
に、複数のデバイス内のそれぞれのスイッチング可能イ
ンピーダンス要素を作動させるものである。このように
して、対称的な第１および第２のＺ0のインピーダンス
は、送信デバイスからバスに沿って中点の位置にほぼＺ
0／２の正味の実効的な終端インピーダンスに等価な対
応する回路を生成する。
を生成する方法の実施例は、送信デバイスと、送信デバ
イスからバス３１０に沿って中点の位置との間で、バス
３１０の半分に沿ったほぼ対称的な（鏡像の）位置に第
１および第２の実効インピーダンスＺ0を生成するよう
に、複数のデバイス内のそれぞれのスイッチング可能イ
ンピーダンス要素を作動させるものである。このように
して、対称的な第１および第２のＺ0のインピーダンス
は、送信デバイスからバスに沿って中点の位置にほぼＺ
0／２の正味の実効的な終端インピーダンスに等価な対
応する回路を生成する。
【００４２】このようにして、例えば、接続位置３１１
〜３１５の間の分離距離が６インチ（１５．２４ｃｍ）
である場合、デバイス３０１が信号を送信するときに、
デバイス３０３および３０４がそれぞれインピーダンス
Ｚ0を提供して、送信デバイス３０１からバス３１０に
沿って中点の位置３３０に実効インピーダンスＺ0／２
を生成することが可能である。デバイス３０３および３
０４は、送信デバイス３０１と、デバイス３０１の接続
位置３１１からバス３１０に沿って中点の位置３３０と
の間に形成される、バス３１０の半分３２０および３２
５に沿って対称的な位置３１３および３１４に接続され
る。
〜３１５の間の分離距離が６インチ（１５．２４ｃｍ）
である場合、デバイス３０１が信号を送信するときに、
デバイス３０３および３０４がそれぞれインピーダンス
Ｚ0を提供して、送信デバイス３０１からバス３１０に
沿って中点の位置３３０に実効インピーダンスＺ0／２
を生成することが可能である。デバイス３０３および３
０４は、送信デバイス３０１と、デバイス３０１の接続
位置３１１からバス３１０に沿って中点の位置３３０と
の間に形成される、バス３１０の半分３２０および３２
５に沿って対称的な位置３１３および３１４に接続され
る。
【００４３】デバイス３０３および３０４は、それぞれ
のバスの半分３２０および３２５上の対称的な位置３１
３および３１４に接続されているが、対称的な位置３１
２および３１５に接続されたデバイス３０２および３０
５のインピーダンス要素を作動させてほぼ同様の結果を
達成することも可能である。さらに、それぞれのバスの
半分３２０および３２５上に接続された複数のデバイス
のインピーダンス要素を作動させて、中点３３０におい
て所望の正味の実効終端インピーダンスＺ0／２を生成
することも可能である。
のバスの半分３２０および３２５上の対称的な位置３１
３および３１４に接続されているが、対称的な位置３１
２および３１５に接続されたデバイス３０２および３０
５のインピーダンス要素を作動させてほぼ同様の結果を
達成することも可能である。さらに、それぞれのバスの
半分３２０および３２５上に接続された複数のデバイス
のインピーダンス要素を作動させて、中点３３０におい
て所望の正味の実効終端インピーダンスＺ0／２を生成
することも可能である。
【００４４】説明を簡単にするため、生成される実効終
端インピーダンスの位置３３０は、バス３１０に沿って
ちょうど中点の位置に示されている。しかし、このよう
な実効終端インピーダンスは、本発明によれば、ほぼ中
点にあればよい。特に、送信される信号品質の対応する
劣化が宛先デバイスによる検出に悪影響を与えない限
り、実効終端インピーダンスの位置は、バス１１０に沿
って送信デバイスからちょうど中点の位置とは変えるこ
とも可能である。同様に、生成されるＺ0の実効インピ
ーダンスの位置３４０および３４５はちょうど対称的な
位置に示されているが、送信される信号品質の対応する
劣化が宛先デバイスによる検出に悪影響を与えない限
り、これらの位置をそのような正確な位置から変えるこ
とも可能である。
端インピーダンスの位置３３０は、バス３１０に沿って
ちょうど中点の位置に示されている。しかし、このよう
な実効終端インピーダンスは、本発明によれば、ほぼ中
点にあればよい。特に、送信される信号品質の対応する
劣化が宛先デバイスによる検出に悪影響を与えない限
り、実効終端インピーダンスの位置は、バス１１０に沿
って送信デバイスからちょうど中点の位置とは変えるこ
とも可能である。同様に、生成されるＺ0の実効インピ
ーダンスの位置３４０および３４５はちょうど対称的な
位置に示されているが、送信される信号品質の対応する
劣化が宛先デバイスによる検出に悪影響を与えない限
り、これらの位置をそのような正確な位置から変えるこ
とも可能である。
【００４５】説明を簡単にするため、図４のシステム構
成３００は一様な間隔の接続位置を用いているが、この
ような接続位置間に非一様な間隔を使用することも可能
である。しかし、本発明のこの実施例によれば、スイッ
チング可能インピーダンス要素を有するデバイスおよび
そのようなインピーダンスの値は、所望の実効終端イン
ピーダンスがバスに沿って送信デバイスからほぼ中点の
位置に生成されるように選択される。奇数個のデバイス
が図示されてはいるが、容易に理解されるように、本発
明のこの実施例において、偶数個のデバイスを使用する
ことも可能である。
成３００は一様な間隔の接続位置を用いているが、この
ような接続位置間に非一様な間隔を使用することも可能
である。しかし、本発明のこの実施例によれば、スイッ
チング可能インピーダンス要素を有するデバイスおよび
そのようなインピーダンスの値は、所望の実効終端イン
ピーダンスがバスに沿って送信デバイスからほぼ中点の
位置に生成されるように選択される。奇数個のデバイス
が図示されてはいるが、容易に理解されるように、本発
明のこの実施例において、偶数個のデバイスを使用する
ことも可能である。
【００４６】さらに、本発明のこの実施例によれば、複
数の送信デバイスに対する実効終端インピーダンスを生
成する際に、単一のデバイスのスイッチング可能インピ
ーダンス要素を使用することも可能である。同様にし
て、複数のインピーダンス値を提供して複数の送信デバ
イスに対する実効終端インピーダンスを生成するため
に、デバイスは、単独であるいは組み合わせて作動させ
ることができる複数のスイッチング可能インピーダンス
要素を使用することができる。このようなデバイス構成
は、図２に関して既に説明したようにして第１の送信デ
バイスに対するスイッチング可能終端インピーダンスを
提供するとともに、第２の送信デバイスに対する実効終
端インピーダンスを生成するために用いられる別のイン
ピーダンス値を提供するために使用することも可能であ
る。
数の送信デバイスに対する実効終端インピーダンスを生
成する際に、単一のデバイスのスイッチング可能インピ
ーダンス要素を使用することも可能である。同様にし
て、複数のインピーダンス値を提供して複数の送信デバ
イスに対する実効終端インピーダンスを生成するため
に、デバイスは、単独であるいは組み合わせて作動させ
ることができる複数のスイッチング可能インピーダンス
要素を使用することができる。このようなデバイス構成
は、図２に関して既に説明したようにして第１の送信デ
バイスに対するスイッチング可能終端インピーダンスを
提供するとともに、第２の送信デバイスに対する実効終
端インピーダンスを生成するために用いられる別のイン
ピーダンス値を提供するために使用することも可能であ
る。
【００４７】以上、本発明の実施例について説明した
が、さまざまな変形例も実現可能である。例えば、上記
の実施例はＧＴＬ標準に従って通信信号を送信するが、
容易に理解されるように、本発明によるデバイス構成
は、例えば、ガニング−トランシーバ論理回路プラス、
相補型金属酸化物半導体（ＣＭＯＳ）、トランジスタ−
トランジスタ論理回路（ＴＴＬ）、エミッタ結合論理回
路（ＥＣＬ）、および擬似エミッタ結合論理回路（ＰＥ
ＣＬ）のような他の標準に従って信号を送受信するため
にも使用可能である。また、このようなデバイス構成
は、従来の標準やその他の標準に準拠する必要はない。
本発明は、５０Ｍｂｉｔ／ｓのデータレートでのデバイ
ス間通信に特に有用であるが、より低いデータレートで
通信するためにも有用である。
が、さまざまな変形例も実現可能である。例えば、上記
の実施例はＧＴＬ標準に従って通信信号を送信するが、
容易に理解されるように、本発明によるデバイス構成
は、例えば、ガニング−トランシーバ論理回路プラス、
相補型金属酸化物半導体（ＣＭＯＳ）、トランジスタ−
トランジスタ論理回路（ＴＴＬ）、エミッタ結合論理回
路（ＥＣＬ）、および擬似エミッタ結合論理回路（ＰＥ
ＣＬ）のような他の標準に従って信号を送受信するため
にも使用可能である。また、このようなデバイス構成
は、従来の標準やその他の標準に準拠する必要はない。
本発明は、５０Ｍｂｉｔ／ｓのデータレートでのデバイ
ス間通信に特に有用であるが、より低いデータレートで
通信するためにも有用である。
【００４８】
【発明の効果】以上述べたごとく、本発明によれば、パ
ワー散逸をほとんど増大させることなく、デバイス間の
信号伝搬遅延を縮小することが可能となる。
ワー散逸をほとんど増大させることなく、デバイス間の
信号伝搬遅延を縮小することが可能となる。
【図１】従来の開ループバス構成を用いたデバイス配置
の概略ブロック図である。
の概略ブロック図である。
【図２】本発明による、閉ループバス構成を用いた例示
的なデバイス配置の概略ブロック図である。
的なデバイス配置の概略ブロック図である。
【図３】図２のデバイス配置の２つのデバイス内の入出
力部分の概略ブロック図である。
力部分の概略ブロック図である。
【図４】図２のデバイス配置の代替実施例の概略ブロッ
ク図である。
ク図である。
１ 集積回路デバイス
２ 集積回路デバイス
３ 集積回路デバイス
４ 集積回路デバイス
５ 集積回路デバイス
６ 集積回路デバイス
１０ 伝送線バス
１５ 終端抵抗
２０ 終端抵抗
３０ 相互接続
１０１ デバイス
１０２ デバイス
１０３ デバイス
１０４ デバイス
１０５ デバイス
１０６ デバイス
１１０ 閉ループバス伝送線
１３０ 相互接続
２００ 入出力セクション
２０５ 入力バッファ
２１５ 信号ドライバ
２２０ スイッチング可能インピーダンス要素
２３０ スイッチング可能インピーダンス要素
２５０ 入出力セクション
３０１ デバイス
３０２ デバイス
３０３ デバイス
３０４ デバイス
３０５ デバイス
３１０ 閉ループバス
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 サデュース ジョン ガバラ
アメリカ合衆国、07974 ニュージャー
ジー、マレーヒル、バーリントン ロー
ド 62
(72)発明者 バーナード リー モリス
アメリカ合衆国、18049 ペンシルバニ
ア、エマウス、グレンウッド ドライブ
4324
(56)参考文献 特開 昭62−272734（ＪＰ，Ａ)
特開 平７−15475（ＪＰ，Ａ)
特開 昭56−76654（ＪＰ，Ａ)
特開 昭62−208734（ＪＰ，Ａ)
特開 昭52−6014（ＪＰ，Ａ)
特開 昭60−89151（ＪＰ，Ａ)
特開 昭55−18082（ＪＰ，Ａ)
特開 昭57−120147（ＪＰ，Ａ)
特開 昭54−9565（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 12/42 - 12/437
H03K 1/76 - 3/44
H03K 3/50 - 3/60
H03K 7/005 - 7/015
Claims (11)
- 【請求項１】 閉ループ信号バスと、 該バスに接続された複数のデバイスとからなるデバイス
システムにおいて、 該デバイスの少なくとも１つは、前記バスを通じて少な
くと１つの別のデバイスへ信号を送信するための送信デ
バイスであり、 前記デバイスのうちの少なくとも２つの別のデバイス
は、前記閉ループバスに沿って各位置に接続されてお
り、該少なくとも２つの別のデバイスは、各スイッチン
グ可能インピーダンス要素を含み、該スイッチング可能
インピーダンス要素は、該バスに各インピーダンスを提
供するために作動可能であり、該各インピーダンスは組
み合わせにより、前記送信デバイスによって送信される
信号に対して該送信デバイスから該閉ループバスに沿う
ほぼ中点において実効終端インピーダンスを生成するこ
とを特徴とするデバイスシステム。 - 【請求項２】 前記別のデバイスは、前記送信デバイス
の接続位置と前記中点によって区切られる前記バスの半
分に沿ってほぼ対称的な位置に接続された２個のデバイ
スであり、該２個のデバイスはほぼＺ０のスイッチング
可能インピーダンス要素を有することを特徴とする請求
項１のシステム。 - 【請求項３】 前記スイッチング可能インピーダンス要
素は、スイッチに接続されたインピーダンス要素である
ことを特徴とする請求項１のシステム。 - 【請求項４】 前記送信デバイスは、ガニング−トラン
シーバ論理回路標準に従って信号を送信することが可能
であることを特徴とする請求項１のシステム。 - 【請求項５】 前記デバイスは集積回路デバイスである
ことを特徴とする請求項１のシステム。 - 【請求項６】 少なくとも１つのデバイスは送信ライン
相互接続によって前記バスに接続されることを特徴とす
る請求項１のシステム。 - 【請求項７】 少なくとも１つのデバイスは前記バスに
直接接続されることを特徴とする請求項１のシステム。 - 【請求項８】 前記閉ループ信号バスおよび前記デバイ
スは単一の基板上に形成されることを特徴とする請求項
１のシステム。 - 【請求項９】 閉ループバスに接続された複数のデバイ
ス間の通信方法において、 前記バスに各インピーダンス要素を提供するために該バ
スの各位置に接続された少なくとも２つの別のデバイス
内のスイッチング可能インピーダンスを作動させるステ
ップを含み、該各インピーダンス要素は組み合わせによ
り、送信デバイスの接続位置から該閉ループバスに沿う
ほぼ中点において実効終端インピーダンスを生成してお
り、該方法はさらに、 前記送信デバイスによって宛先デバイスへ該バスの信号
を送信するステップを含むことを特徴とする方法。 - 【請求項１０】 前記送信デバイス以外の少なくとも１
つのデバイスは、前記送信デバイスの接続位置と前記中
点によって区切られる前記バスの半分に沿ってほぼ対称
的な位置に接続された２個のデバイスであり、前記作動
ステップは、前記ほぼ対称的な位置にほぼＺ０の第１お
よび第２の実効インピーダンスを生成することを特徴と
する請求項９の方法。 - 【請求項１１】 送信される信号は、ガニング−トラン
シーバ論理回路標準に従った信号であることを特徴とす
る請求項９の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/731042 | 1996-10-08 | ||
| US08/731,042 US5757249A (en) | 1996-10-08 | 1996-10-08 | Communication system having a closed loop bus structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10190709A JPH10190709A (ja) | 1998-07-21 |
| JP3387794B2 true JP3387794B2 (ja) | 2003-03-17 |
Family
ID=24937812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27597997A Expired - Fee Related JP3387794B2 (ja) | 1996-10-08 | 1997-10-08 | デバイスシステムおよび通信方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5757249A (ja) |
| EP (1) | EP0836302B1 (ja) |
| JP (1) | JP3387794B2 (ja) |
| KR (1) | KR100510029B1 (ja) |
| DE (1) | DE69733392T2 (ja) |
| TW (1) | TW463485B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AUPO546797A0 (en) * | 1997-03-05 | 1997-03-27 | Commonwealth Scientific And Industrial Research Organisation | A high frequency multi-port switching circuit |
| JPH1145138A (ja) * | 1997-07-25 | 1999-02-16 | Mitsubishi Electric Corp | 高速バス回路方式 |
| JPH1185345A (ja) * | 1997-09-02 | 1999-03-30 | Toshiba Corp | 入出力インターフェース回路及び半導体システム |
| JP3442273B2 (ja) * | 1997-12-17 | 2003-09-02 | 株式会社日立製作所 | バスシステムおよび回路基板 |
| US6670822B2 (en) | 1998-08-11 | 2003-12-30 | Fairchild Semiconductor Corporation | Transceiver driver with programmable edge rate control independent of fabrication process, supply voltage, and temperature |
| DE10130156B4 (de) | 2001-06-22 | 2013-08-08 | Qimonda Ag | Verfahren und System zur bidirektionalen Signalübertragung |
| US20060041715A1 (en) * | 2004-05-28 | 2006-02-23 | Chrysos George Z | Multiprocessor chip having bidirectional ring interconnect |
| US8321938B2 (en) * | 2009-02-12 | 2012-11-27 | Raytheon Bbn Technologies Corp. | Multi-tiered scalable network monitoring |
| GB201507495D0 (en) * | 2015-04-30 | 2015-06-17 | Cooper Technologies Co | Bus network terminator |
| US20240054089A1 (en) * | 2022-08-12 | 2024-02-15 | Hamilton Sundstrand Corporation | Signal reflection mitigation systems |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2784381A (en) * | 1948-10-05 | 1957-03-05 | Bell Telephone Labor Inc | Hybrid ring coupling arrangements |
| US5194765A (en) * | 1991-06-28 | 1993-03-16 | At&T Bell Laboratories | Digitally controlled element sizing |
| US5243229A (en) * | 1991-06-28 | 1993-09-07 | At&T Bell Laboratories | Digitally controlled element sizing |
| US5438297A (en) * | 1992-12-30 | 1995-08-01 | Intel Corporation | Electrical trace having a closed loop configuration |
| US5347177A (en) * | 1993-01-14 | 1994-09-13 | Lipp Robert J | System for interconnecting VLSI circuits with transmission line characteristics |
| US5528168A (en) * | 1995-03-29 | 1996-06-18 | Intel Corporation | Power saving terminated bus |
-
1996
- 1996-10-08 US US08/731,042 patent/US5757249A/en not_active Expired - Lifetime
-
1997
- 1997-08-16 TW TW086111801A patent/TW463485B/zh not_active IP Right Cessation
- 1997-09-30 DE DE69733392T patent/DE69733392T2/de not_active Expired - Lifetime
- 1997-09-30 EP EP97307685A patent/EP0836302B1/en not_active Expired - Lifetime
- 1997-10-07 KR KR1019970051323A patent/KR100510029B1/ko not_active IP Right Cessation
- 1997-10-08 JP JP27597997A patent/JP3387794B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0836302B1 (en) | 2005-06-01 |
| US5757249A (en) | 1998-05-26 |
| KR19980032595A (ko) | 1998-07-25 |
| JPH10190709A (ja) | 1998-07-21 |
| EP0836302A2 (en) | 1998-04-15 |
| DE69733392D1 (de) | 2005-07-07 |
| DE69733392T2 (de) | 2006-04-27 |
| TW463485B (en) | 2001-11-11 |
| KR100510029B1 (ko) | 2005-11-01 |
| EP0836302A3 (en) | 2001-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5731711A (en) | Integrated circuit chip with adaptive input-output port | |
| US5604450A (en) | High speed bidirectional signaling scheme | |
| US6642740B2 (en) | Programmable termination circuit and method | |
| EP1317828B1 (en) | System and method for actively terminating a transmission line | |
| US6812741B2 (en) | Bidirectional signal transmission circuit and bus system | |
| US7755384B2 (en) | High speed IO buffer | |
| US8081487B2 (en) | Signal transmission circuit, IC package, and mounting board | |
| JP3387794B2 (ja) | デバイスシステムおよび通信方法 | |
| JP2003536300A (ja) | スイッチマトリクスモジュールを備えたクロスポイントスイッチ | |
| JPH11177189A (ja) | プリント基板上配線の終端構造 | |
| EP1410589B1 (en) | Transmitter with active differential termination | |
| CA1241084A (en) | Bidirectional bus arrangement for a digital communication system | |
| US7843281B2 (en) | Circuit topology for multiple loads | |
| US6014037A (en) | Method and component arrangement for enhancing signal integrity | |
| US20020167331A1 (en) | Middle pull-up point-to-point transceiving bus structure | |
| US20020130680A1 (en) | Method and apparatus for terminating emitter coupled logic (ECL) transceivers | |
| US6417688B1 (en) | Method and apparatus for implementing a highly robust, fast, and economical five load bus topology based on bit mirroring and a well terminated transmission environment | |
| JP3689745B2 (ja) | イーサネットでの応用のための擬似ａｕｉラインドライバおよび受信器セル | |
| JP2002354053A (ja) | 信号伝送回路の構成方法および信号伝送ケーブル | |
| Tsai et al. | 4/2 PAM serial link transmitter with tunable pre-emphasis | |
| WO2010082093A1 (en) | Transmission device using a plurality of elementary return conductors | |
| JP2004537229A (ja) | 伝送ライン装置 | |
| JPS60124123A (ja) | ジヨセフソンドライバ回路 | |
| JP2003309610A (ja) | 通信装置 | |
| JP2000358081A (ja) | データ伝送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080110 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100110 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110110 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110110 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120110 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130110 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130110 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |