JP2002354053A - 信号伝送回路の構成方法および信号伝送ケーブル - Google Patents

Abstract

(57)【要約】 【課題】 ＬＶＤＳ（Low Voltage Differential Signa
ling）インターフェースを改善する。 【解決手段】 ＬＶＤＳ（Low Voltage Differential S
ignaling）インターフェース用のＩＣを使用して高速デ
ジタル信号を扱う電子機器に搭載されるプリント配線板
間を、ケーブルを用いて信号伝送する際に、出力回路の
出力部と入力回路の入力部の差動信号の対を伝送する信
号ライン間にインピーダンス部品を結合し、それぞれの
インピーダンス部品の信号ライン間インピーダンスを、
伝送ケーブルの各ラインの奇モード・インピーダンス
（Ｚｏｄｄ）の約４倍、すなわち１８０〜２２０Ωとす
る。また、伝送ケーブルをフレキシブル・ケーブルとし
て、ケーブル上に、上述のインピーダンス部品を配置
し、放射ノイズを発生する部位を削減する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、信号伝送回路の構
成方法および信号伝送ケーブルに関し、より詳細には、
高速デジタル信号を扱う電子機器に搭載されるプリント
配線板間を、ケーブルを用いて信号伝送するＬＶＤＳ
（Low Voltage Differential Signaling）インターフェ
ースにおいて、信号動作を保証しつつ、発生する放射ノ
イズを抑制する信号伝送回路の構成方法および信号伝送
ケーブルに関する。

【０００２】

【従来の技術】従来、高速信号のケーブル伝送には一般
に、電源電圧で論理振幅するシングルエンド信号が用い
られてきたが、近年の高速データ転送の要求に伴う駆動
周波数アップ、バス幅の増大に対して、放射ノイズ抑制
と外来ノイズに対する耐性の観点から、小振幅差動信号
（ＬＶＤＳ Low Voltage Differential Signaling）で
ケーブル伝送する方法が用いられる様になってきてい
る。

【０００３】図７は、ＬＶＤＳインターフェースの構成
図であり、送信側ＩＣ２３と受信側ＩＣ２４の間は、奇
モード・インピーダンスＺｏｄｄ（平易な解釈として
は、差動状態における各信号線の基準電位に対する特性
インピーダンスと捉えることができる）が５０Ωの往路
伝送線路２５と復路伝送線路２６により結ばれ、伝送線
路２５、２６は受信側ＩＣ入力端において１００Ωの抵
抗２７で終端されている。送信側ＩＣ２３は、約３．５
ｍＡの電流を駆動し、１００Ωの終端抵抗２７の両端に
約３５０ｍＶの電圧を発生させる仕様を有している。ま
た、受信側ＩＣは、往路伝送線路２５と復路伝送線路２
６は電気的特性が等しく、いわゆる平衡伝送路を形成し
ており、ＬＶＤＳではこの２本の伝送線路により１つの
信号の伝送を行うのが大きな特徴である。送信側ＩＣ２
３は入力端子２１からの入力信号に基づいて、往路伝送
線路２５、復路伝送線路２６の間に電位差を生じるよう
な差動信号を生成する。これに対して、受信側ＩＣ２４
は往路伝送線路２５、復路伝送線路２６間の受信端に結
合された１００Ωの終端抵抗２７の両端に生じる約３５
０ｍＶの差動信号を受けてＣＭＯＳレベルに変換し、こ
れを出力端子２２から出力する仕様となっている。

【０００４】ＬＶＤＳの原理は、送信側ＩＣ２３で発生
した信号電流Ｉｓを、往路伝送線路２５と復路伝送線路
２６の平衡伝送路と、受信側ＩＣ２４近傍に配置された
終端抵抗２７で形成されるループに流すことによって、
終端抵抗２７の部分に信号電圧を発生させて信号を伝送
するものである。信号のＯＮ／ＯＦＦは、信号電流Ｉｓ
の流れる向きを切り替えることにより識別する。往路伝
送経路２５と復路伝送経路２６を流れる信号電流Ｉｓ
は、大きさが同じで、向きが逆であるために、各々に流
れる電流によって発生する磁界は互いに打ち消しあい、
また、その信号レベルが小さい結果として放射ノイズ
や、クロストーク・ノイズの発生を抑制する効果が生ま
れる。また、外来のノイズに対しても、影響の受け方が
往路伝送経路２５と復路伝送経路２６とで相対的に同じ
であれば信号の論理に影響しないという点で、ノイズ耐
性にも優れている。

【０００５】図８はＬＶＤＳ送信側ＩＣの一般的な回路
例である。Ｎ１〜Ｎ２は高電位側の電流スイッチング素
子としての１対のＮＭＯＳトランジスタ、Ｎ３〜Ｎ４は
低電位側の電流スイッチング素子としての１対のＮＭＯ
Ｓトランジスタである。ＮＭＯＳトランジスタＮ１のソ
ースはＮＭＯＳトランジスタＮ３のドレインに直列に接
続され、ＮＭＯＳトランジスタＮ２のソースはＮＭＯＳ
トランジスタＮ４のドレインに直列に接続されている。
また、ＮＭＯＳトランジスタＮ１、Ｎ２のドレインは共
に電流源ＣＳに接続され、ＮＭＯＳトランジスタＮ３、
Ｎ４のソースは共に負荷素子であるＮＭＯＳトランジス
タＮ５に接続されている。

【０００６】ＣＳＧは制御信号発生回路であり、ＣＭＯ
Ｓロジック回路Ｘ１、Ｘ２（インバータ）を備え、高電
位側の一方のＮＭＯＳトランジスタＮ１と低電位側の一
方のＮＭＯＳトランジスタＮ４をそれぞれ駆動する正相
制御信号Ｓｐを発生すると共に、高電位側の他方のＮＭ
ＯＳトランジスタＮ２と低電位側の他方のＮＭＯＳトラ
ンジスタＮ３をそれぞれ駆動する逆相制御信号Ｓｎを発
生する。すなわち、制御信号発生回路ＣＳＧは、ＣＭＯ
Ｓ入力信号をインバータＸ１、Ｘ２に入力し、インバー
タＸ２より正相制御信号Ｓｐを出力してＮＭＯＳトラン
ジスタＮ１、Ｎ４のゲート端子に入力し、インバータＸ
１より逆相制御信号Ｓｎを出力して、ＮＭＯＳトランジ
スタＮ２、Ｎ３のゲート端子に入力する。

【０００７】入力信号がＨｉｇｈであれば、逆相制御信
号ＳｎはＬｏｗとなり、正相制御信号ＳｐはＨｉｇｈと
なる。このためＮＭＯＳトランジスタＮ１、Ｎ４がＯＮ
し、ＮＭＯＳトランジスタＮ２、Ｎ３がＯＦＦし、電流
は点線で示すように、ＮＭＯＳトランジスタＮ１から伝
送線路２５→終端抵抗２７→伝送線路２６を介してＮＭ
ＯＳトランジスタＮ４に向かって流れ、ＬＶＤＳ出力信
号はＨｉｇｈとなる。一方、入力信号がＬｏｗであれ
ば、逆相制御信号ＳｎはＨｉｇｈとなり、正相制御信号
ＳｐはＬｏｗとなる。このためＮＭＯＳトランジスタＮ
２、Ｎ３がＯＮし、ＮＭＯＳトランジスタＮ１、Ｎ４が
ＯＦＦし、電流は一点鎖線で示すように、ＮＭＯＳトラ
ンジスタＮ２から伝送線路２６→終端抵抗２７→伝送線
路２５を介してＮＭＯＳトランジスタＮ３に向かって流
れ、ＬＶＤＳ出力信号はＬｏｗとなる。なお、直流電位
は負荷素子であるＮＭＯＳトランジスタＮ５で発生する
電圧によって供給される。

【０００８】Ｎ１〜Ｎ４は、入力信号に応じて電流の方
向を変えるためのものであり、出力する電流そのものは
電流源ＣＳによって決定され、出力電位レベルはＮ５に
影響される。したがって、出力ライン間の出力インピー
ダンスは高い値を示すことになる。

【０００９】

【発明が解決しようとする課題】しかしながら、この様
な従来の構成では、正相制御信号Ｓｐと逆相制御信号Ｓ
ｎ間にインバータ１個分の位相差が存在するため、ＬＶ
ＤＳ出力がＨｉｇｈのときにＯＮするＮＭＯＳトランジ
スタＮ１、Ｎ４のスイッチングと、ＬＶＤＳ出力がＬｏ
ｗのときにＯＮするＮＭＯＳトランジスタＮ２、Ｎ３の
スイッチングとで時間差が生じることになる。これを補
正するために、逆相制御信号ＳｎにはＮＭＯＳトランジ
スタＮ２、Ｎ３のゲート端子に入力する前にインバータ
Ｘ２の遅延量に相当する何らかの遅延回路を設けたりす
るが、遅延回路による調整は、信号が成分として含む全
ての高次高調波について、完全なものではなく、むしろ
遅延回路の特性に影響されて、逆相制御信号Ｓｎは、正
相制御信号Ｓｐに対して異なった特性を示したりする。

【００１０】また、そもそも高電位側に相当する電流源
ＣＳを含めたＮＭＯＳトランジスタＮ１、Ｎ２は飽和状
態で動作するのに対して、低電位側に相当する負荷素子
ＮＭＯＳトランジスタＮ５を含めたＮＭＯＳトランジス
タＮ３、Ｎ４は常に不飽和状態で動作することになる。
この飽和／不飽和の状態の違いによってＮＭＯＳトラン
ジスタは異なるスイッチング特性を示し、よってＬＶＤ
Ｓ出力信号の立ち上がり（ｔｒ）／立ち下がり（ｔｆ）
が非対称になり、結果として、期待していた差動特性の
バランスが高周波領域で崩れて、伝送経路にコモン（同
相）モード電流が発生し、これが大きな放射ノイズの原
因になってしまったり、外来ノイズの影響をアンバラン
スに受けやすく誤動作の原因になってしまったりする。

【００１１】上記ＬＶＤＳ出力信号の立ち上がり（ｔ
ｒ）／立ち下がり（ｔｆ）特性のバランスの崩れを、少
なくとも伝送線路となるプリント配線板の配線パターン
や信号伝送ケーブル部分で補正する目的で最近ではＬＶ
ＤＳ用コモンモード・チョークフィルタを搭載してコモ
ンモード電流成分を除去することにより、結果としてバ
ランスの崩れを補正し、放射ノイズを抑制する対策が施
されたりする。しかし、コモンモード・チョークフィル
タ部品は、非常に高価であり、実装面積も大きく必要で
あるため、たとえば画像信号のバスラインの様に複数の
ＬＶＤＳ信号が並列で存在する場合などは、コストの面
から言っても、プリント配線板上の実装面から言っても
非常に不利である。とくにコモンモード・チョークフィ
ルタ部品は一般に手半田等による実装となるため作業性
が悪く、対策検討時における作業も非常に煩雑なものと
なる。

【００１２】また、ＬＶＤＳの基本回路構成を示した特
開平６−１０４９３６号公報や、ＣＭＯＳを利用してＩ
Ｃ内部に終端を形成してバランスを確保しようとした特
開平７−２９７６７８号公報のような試みもあるが、い
ずれの場合も終端は受信側で伝送線路のインピーダンス
と整合終端するということを基本にしており、受信端部
のバランス補正にのみ寄与するものである。

【００１３】本発明は、このような問題に鑑みてなされ
たもので、その目的とするところは、ＬＶＤＳ信号の送
信端／受信端の双方に、各伝送線ラインの奇モード・イ
ンピーダンス（Ｚｏｄｄ）の略４倍、つまり差動伝送線
路として捉えた場合、線路の差動インピーダンス（Ｚｄ
ｉｆｆ）の略２倍のインピーダンス値で終端することに
より、少なくとも、終端部品間の伝送経路であるプリン
ト配線板上の配線パターン部と伝送ケーブル部におい
て、前記ＬＶＤＳ出力信号の立ち上がり／立ち下がり特
性のバランスの崩れを補正する信号伝送回路の構成方
法、あるいは安価で、実装面積も小さく、実装作業も簡
便な終端方法とした信号伝送ケーブルを提供することに
ある。

【００１４】

【課題を解決するための手段】本発明は、このような目
的を達成するために、請求項１に記載の発明は、高速な
デジタル信号を伝送するケーブル、該ケーブルに差動信
号を出力する出力回路、該出力回路から出力された差動
信号を該ケーブルを介して入力する入力回路を備えた信
号伝送回路の構成方法であって、前記出力回路および前
記入力回路にＬＶＤＳ（Low Voltage Differential Sig
naling）仕様のＩＣを使用した際に、前記出力回路の出
力部と前記入力回路の入力部の前記差動信号の対を伝送
する信号ライン間にインピーダンス部品を結合し、前記
それぞれのインピーダンス部品の前記信号ライン間イン
ピーダンスを、前記ケーブルの各ラインの奇モード・イ
ンピーダンス（Ｚｏｄｄ）の約４倍に設定することを特
徴とする。

【００１５】また、請求項２に記載の発明は、請求項１
に記載の信号伝送回路の構成方法であって、前記ケーブ
ルの各ラインの奇モード・インピーダンス値が公称Ｚｏ
ｄｄ＝５０Ωである場合に、前記インピーダンス部品の
インピーダンス値を１８０〜２２０Ωとすることを特徴
とする。

【００１６】また、請求項３に記載の発明は、請求項１
に記載の信号伝送回路の構成方法であって、前記インピ
ーダンス部品をチップ抵抗器とし、該チップ抵抗器を、
前記ＩＣが実装されるプリント配線板上の該ＩＣの極近
傍に設けられた部品実装用ランドに半田付け実装するこ
とを特徴とする。

【００１７】また、請求項４に記載の発明は、請求項１
に記載の信号伝送回路の構成方法であって、前上記イン
ピーダンス部品をチップ抵抗とチップ・コンデンサとの
複合部品で構成し、該複合部品をプリント配線板上の該
ＩＣの極近傍に設けられた部品実装用ランドに半田付け
実装することを特徴とする。

【００１８】また、請求項５に記載の発明は、ＬＶＤＳ
（Low Voltage Differential Signaling）インターフェ
ース用の出力ＩＣと入力ＩＣ間において高速なデジタル
信号を伝送する信号伝送ケーブルであって、前記ケーブ
ルは、フレキシブル・ケーブルであり、フレキシブル・
ケーブルの両端部近傍において、前記出力回路の出力部
と前記入力回路の入力部とを接続するラインであって前
記差動信号の対を伝送するラインの間を結合するインピ
ーダンス部品を備えることを特徴とする。

【００１９】また、請求項６に記載の発明は、請求項５
に記載の信号伝送ケーブルであって、前記ケーブルの各
ラインの奇モード・インピーダンス値が公称Ｚｏｄｄ＝
５０Ωである場合に、前記インピーダンス部品のインピ
ーダンス値を１８０〜２２０Ωとすることを特徴とす
る。

【００２０】また、請求項７に記載の発明は、請求項５
に記載の信号伝送ケーブルであって、前記インピーダン
ス部品はチップ抵抗器であり、該チップ抵抗器を、前記
ケーブルの両端部近傍に設けられた部品実装用ランドに
半田付け実装することを特徴とする。

【００２１】また、請求項８に記載の発明は、請求項５
に記載の信号伝送ケーブルであって、前記インピーダン
ス部品は、チップ抵抗とチップ・コンデンサとの複合部
品であり、該複合部品を、前記ケーブルの両端部近傍に
設けられた部品実装用ランドに半田付け実装することを
特徴とする。

【００２２】また、請求項９に記載の発明は、請求項５
に記載の信号伝送ケーブルであって、前記インピーダン
ス部品は、印刷抵抗体を含み、該抵抗体を、前記ケーブ
ルの両端部近傍に設けられた電極部に、印刷・焼成・調
整して形成することを特徴とする。

【００２３】

【発明の実施の形態】以下、図面を参照して本発明の実
施形態について説明する。この説明においては、プリン
タや複写機など高速なデジタル信号を処理する機器にお
いて、たとえば、コントローラ基板とＬＤ搭載基板の
間、あるいはコントローラ基板とＣＣＤ搭載基板の間な
どにおいて、クロックや画像データの送受信にＬＶＤＳ
インターフェースを用いた信号伝送回路として説明す
る。

【００２４】（第１の実施形態）図１は、本発明の第１
の実施形態を示し、送信側基板、受信側基板、そしてそ
の間を接続する伝送ケーブルを含む斜視図である。

【００２５】送信側ＩＣ２が搭載されるプリント配線板
１は、上述したコントローラ基板に相当する基板であ
る。このプリント配線板１には送信側ＩＣ２と送信側ケ
ーブル接続コネクタ３が実装されており、送信側ＩＣ２
からコネクタ３までの間に、ＬＶＤＳ伝送のための各一
対の配線パターン４が設けられている。送信側ＩＣ２近
傍の各対のそれぞれ配線パターン４上には、一対の配線
パターン間にチップ部品を１個実装できるように半田付
けランドが設けられており、この半田付けランドには、
配線パターン４および伝送ケーブル６の奇モード・イン
ピーダンス（Ｚｏｄｄ）に対して略４倍のインピーダン
ス値を有するチップ抵抗５が半田付け実装されている。
前記ケーブル接続コネクタ３には信号伝送ケーブル６が
接続されており、信号伝送ケーブル６の奇モード・イン
ピーダンス（Ｚｏｄｄ）が、プリント配線板上のＬＶＤ
Ｓ伝送用の配線パターン４、１０の奇モード・インピー
ダンス（Ｚｏｄｄ）と略同一の値になるように設計され
ている。この奇モード・インピーダンス（Ｚｏｄｄ）
は、ＬＶＤＳ伝送における規定から、基準電位に対して
略５０Ωの特性値である。

【００２６】さらに、信号伝送ケーブル６の他端は、Ｌ
Ｄ基板またはＣＣＤ基板に相当する受信側ＩＣが搭載さ
れるプリント配線板７に接続されている。受信側プリン
ト配線板７には、受信側ＩＣ８と受信側ケーブル接続コ
ネクタ９が実装されており、受信側ＩＣ８からコネクタ
９までの間に、ＬＶＤＳ伝送のための各一対の配線パタ
ーン１０が設けられている。

【００２７】配線パターン１０上の受信側ＩＣ８近傍の
各対のそれぞれの配線パターン１０上には半田付けラン
ドが設けられており、一対の配線パターンの半田付けラ
ンド間チップ部品を１個実装できるように構成されてい
る。そしてそのランド間には、一対の配線パターン間を
終端するように、配線パターン１０および伝送ケーブル
６の奇モード・インピーダンス（Ｚｏｄｄ）に対して略
４倍の値を有するチップ抵抗１１が半田付け実装されて
いる。

【００２８】図２は、上記本発明の第一の実施例を回路
図で示したものであり、ＣＭＯＳ入力端子１２に入力さ
れた信号から送信側ＩＣ２でＬＶＤＳ信号を生成し、伝
送特性が奇モード・インピーダンス（Ｚｏｄｄ）≒５０
Ωのプリント配線板上の配線パターン４、１０および信
号伝送ケーブル６を伝送し、受信側ＩＣ８に入力された
ＬＶＤＳ信号はＣＭＯＳ出力信号に再度変換されて、Ｃ
ＭＯＳ出力端子１３に出力される。ここで、伝送線路に
相当する４、３、６、９、１０（コネクタに関してはＬ
Ｃの集中定数的な特性を示すものとして図示している）
部分に流れる電流Ｉｓ≒３．５ｍＡであり、これに対す
る終端として送信側ＩＣ２の近傍に終端抵抗５≒２００
Ωと、受信側ＩＣ８の近傍に終端抵抗１１≒２００Ωが
対の線路に並列に設けられている。言いかえれば、対の
伝送路の両端それぞれが２００Ωのインピーダンス値で
結合されている。これにより、実質的には、往路伝送線
路と復路伝送線路間は１００Ωのインピーダンス部品が
結合されていることになり、結果として、送信側ＩＣ２
の負荷条件は、図７および図８に示した場合と変わら
ず、受信側ＩＣ８の入力端子間には略３５０ｍＶの電圧
振幅を生じさせることになる。この際少なくとも対の線
路間の終端を構成している送信側ＩＣ２近傍に設けた終
端抵抗５と受信側ＩＣ８近傍に設けた終端抵抗１１に挟
まれた区間は、終端部品を介して閉じた状態になってお
り、したがって対の線路それぞれを流れる信号が非常に
バランスの取れた状態になる。よって、放射ノイズを放
射するアンテナになったり、アンテナとして外来ノイズ
に影響され易いプリント配線板上の配線パターン４、１
０やコネクタ３、９や信号伝送ケーブル６の部分におい
て、バランスの崩れていないＬＶＤＳ伝送が行われるこ
とになり、結果として放射ノイズの抑制、外来ノイズに
対する耐性向上を実現したものである。

【００２９】（第２の実施形態）図３は本発明の第２の
実施形態を示すものである。コントローラ基板に相当す
る送信側ＩＣ２が搭載されるプリント配線板１には、送
信側ＩＣ２と送信側ケーブル接続コネクタ３が実装され
ており、送信側ＩＣ２からコネクタ３までの間に、ＬＶ
ＤＳ伝送のための各一対の配線パターン４が設けられて
いる。配線パターン４上の送信側ＩＣ２近傍には、一対
のそれぞれの線路間に直列した２つのチップ部品、この
直列チップ部品の中点とＧＮＤ間に１個のチップ部品、
計３個のチップ部品を実装できる半田付けランドが設け
られている。ここで直列した２つのチップ部品それぞれ
は、配線パターン４および伝送ケーブル６の奇モード・
インピーダンス（Ｚｏｄｄ）の略２倍のインピーダンス
値を有するものが半田付け実装されている。また、この
チップ部品の中点とＧＮＤ間を結合するチップ部品はチ
ップ・コンデンサであり、やはり半田付け実装されてい
る。

【００３０】なお、この場合、部品点数が増加して終端
部品群１５は大きな実装面積を必要とするため、配線パ
ターン４の途中にＶＩＡホール１４を設け、送信側ＩＣ
２の実装面とは反対の面に終端部品群１５を実装する形
態を取っている。

【００３１】ケーブル接続コネクタ３には信号伝送ケー
ブル６が接続されており、信号伝送ケーブル６の奇モー
ド・インピーダンス（Ｚｏｄｄ）が、プリント配線板上
のＬＶＤＳ伝送用の配線パターン４、１０と略同一の値
になるように設計されている。この奇モード・インピー
ダンス（Ｚｏｄｄ）は、ＬＶＤＳ伝送における規定か
ら、基準電位に対して略５０Ωの特性値である。

【００３２】さらに、信号伝送ケーブル６は、ＬＤ基板
またはＣＣＤ基板に相当する受信側ＩＣが搭載されるプ
リント配線板７に接続されている。受信側プリント配線
板７には、受信側ＩＣ８と受信側ケーブル接続コネクタ
９が実装されており、受信側ＩＣ８からコネクタ９まで
の間に、ＬＶＤＳ伝送のための各一対の配線パターン１
０が設けられている。配線パターン１０上の送信側ＩＣ
８近傍には、チップ部品を一対の線路間に直列した２つ
のチップ部品、この直列チップ部品の中点とＧＮＤ間に
１個のチップ部品、計３個のチップ部品を実装できる半
田付けランドが設けられている。ここで直列した２つの
チップ部品それぞれは、配線パターン１０および伝送ケ
ーブル６の奇モード・インピーダンス（Ｚｏｄｄ）の略
２倍のインピーダンス値を有するものが半田付け実装さ
れている。また、このチップ部品の中点とＧＮＤ間を結
合するチップ部品はチップ・コンデンサであり、半田付
け実装されている。こちらも送信側と同様に、配線パタ
ーン１０の途中にＶＩＡホール１６を設け、受信側ＩＣ
８の実装面とは反対の面に終端部品群１７を実装する形
態を取っている。

【００３３】図４は、上記本発明の第２の実施形態を回
路図で示したものであり、ＣＭＯＳ入力端子１２に入力
された信号から送信側ＩＣ２でＬＶＤＳ信号を生成し、
伝送特性が奇モード・インピーダンス（Ｚｏｄｄ）≒５
０Ωのプリント配線板上の配線パターン４、１０および
信号伝送ケーブル６を伝送し、受信側ＩＣ８に入力され
たＬＶＤＳ信号はＣＭＯＳ出力信号に再度変換されて、
ＣＭＯＳ出力端子１３に出力される。ここで、伝送線路
に相当する４、３、６、９、１０（コネクタに関しては
ＬＣの集中定数的な特性を示すものとして図示してい
る）部分に流れる電流Ｉｓ≒３．５ｍＡであり、これに
対する終端として送信側ＩＣ２の近傍に２つから構成さ
れる直列抵抗（１００Ωの抵抗２個）とコンデンサ０．
１μＦで構成された終端部品群１５と、受信側ＩＣ８の
近傍に、同様に２つから構成される直列抵抗（１００Ω
の抵抗２個）とコンデンサ０．１μＦで構成された終端
部品群１７が、対の線路に並列に設けられている。言い
かえれば、対の伝送路の両端それぞれが２００Ωのイン
ピーダンス値で結合されている。これにより、実質的に
は、往路伝送線路と復路伝送線路間は１００Ωのインピ
ーダンス部品が結合されていることになり、結果とし
て、送信側ＩＣ２の負荷条件は、図７および図８、ある
いは図１および図２に示した場合と変わらず、受信側Ｉ
Ｃ８の入力端子間には略３５０ｍＶの電圧振幅を生じさ
せることになる。この際少なくとも対の線路間の終端を
構成している送信側ＩＣ２近傍に設けた終端抵抗５と受
信側ＩＣ８近傍に設けた終端抵抗１１に挟まれた区間
は、終端部品を介して閉じた状態になっており、したが
って対の線路それぞれを流れる信号が非常にバランスの
取れた状態になる。よって、放射ノイズ抑制と外来ノイ
ズ耐性向上につながるのは第１の実施形態における場合
と同様である。

【００３４】（第３の実施形態）図５は本発明による第
３の実施形態を示すものであり、前述した第２の実施形
態と同じ回路構成であるが、この回路構成が送信側ＩＣ
２および受信側ＩＣ８の近傍で、終端部品群１５、１７
の実装によりＧＮＤパターンをはじめとする配線面積を
著しく阻害してしまう事回避するために、信号伝送ケー
ブルとして、部品実装可能なフレキシブル・ケーブルを
用い、終端部品群１５、１７をフレキシブル・ケーブル
上に実装する形態にしたものである。この際、図で示し
たように、送信側ＩＣ２および受信側ＩＣ８と、終端部
品群１５、１７は極力近づける必要があることから、送
信側ＩＣ２は送信側コネクタ３の極近傍に、受信側ＩＣ
８は受信側コネクタ９の極近傍に、実装しなければなら
ないという制約が発生する。あるいは、送信側ＩＣ２は
送信側コネクタ３の極近傍に、受信側ＩＣ８は受信側コ
ネクタ９の極近傍に実装することができる利点が生じ
る。

【００３５】図６は、前記終端部品群を実装した信号伝
送フレキシブル・ケーブルの、端部付近を拡大したもの
である。ケーブル端子１８の極近傍に、チップ抵抗１５
ａとチップ・コンデンサ１５ｂからなる終端部品群が形
成されている。またこの例では、両面フレキシブルを用
いており、裏面はベタＧＮＤまたはメッシュＧＮＤにな
っており、表面のＧＮＤパターンやＧＮＤＶＩＡ２０は
互いに良好に接続されている。また、フレキシブル・ケ
ーブル上の信号配線パターン１９のうち、ＬＶＤＳ伝送
線路に関しては、一対の両側にガードＧＮＤを設けて配
線することにより、差動信号のバランスを崩れにくくす
る工夫も施されている。

【００３６】なお、図３のＩＣ２の近傍においても、図
６に示したチップ抵抗１５ａとチップ・コンデンサ１５
ｂからなる終端部品群と同様に図示した基板背面に終端
部品群が形成されている。

【００３７】以上の様に、高速デジタル信号を基板間ケ
ーブル伝送する形態において、ＬＶＤＳ伝送を用いる場
合、送信側／受信側双方のＩＣ近傍に、伝送線路の奇モ
ード・インピーダンス（Ｚｏｄｄ）の略４倍の値、言い
かえれば、上述のＩＣが想定している受信端のみに設け
られる終端抵抗値の１００Ωの２倍の値、を有する終端
部品を実装することにより、終端部品間のアンテナにな
り易いケーブルを含めた伝送線路部分は、非常にバラン
スの取れたＬＶＤＳ伝送が可能となり、よってケーブル
を含めた伝送線路部分がアンテナとなって放射する放射
ノイズを抑制することができると同時に、外来ノイズに
対する耐性も向上することが期待できる。

【００３８】

【発明の効果】以上説明したように本発明によれば、Ｌ
ＶＤＳ（Low Voltage Differential Signaling）インタ
ーフェース用のＩＣを使用して、高速デジタル信号を扱
う電子機器に搭載されるプリント配線板間をケーブルを
用いて信号伝送する際に、出力回路の出力部と入力回路
の入力部の差動信号の対を伝送する信号ライン間にイン
ピーダンス部品を結合し、それぞれのインピーダンス部
品の信号ライン間インピーダンスを、伝送ケーブルの各
ラインの奇モード・インピーダンス（Ｚｏｄｄ）の約４
倍に設定する、すなわち１８０〜２２０Ωとするので、
ＬＶＤＳ（Low Voltage Differential Signaling）仕様
のＩＣを使用しながらも、対の線路それぞれを流れる信
号が非常にバランスの取れた状態にすることができ、結
果として放射ノイズの抑制、外来ノイズに対する耐性向
上を実現することができる。

【００３９】また、伝送ケーブルをフレキシブル・ケー
ブルとして、ケーブルの両端部の対の信号ライン間に、
それぞれを結合するインピーダンス部品を備えて、この
インピーダンス部品のインピーダンスを、伝送ケーブル
の各ラインの奇モード・インピーダンス（Ｚｏｄｄ）の
約４倍に設定する、すなわち１８０〜２２０Ωとしたの
で、同様な効果を生じさせると同時に、インターフェー
スＩＣとケーブル・コネクタとを密接して配置すること
ができ、放射ノイズを発生する部位を削減することが可
能になる。

【図面の簡単な説明】

【図１】本発明の第一の実施例を示すものであり、画像
信号を高速に処理するユニットにおける基板間ケーブル
伝送および送信側／受信側双方のＩＣ近傍への終端部品
実装状態を示す図である。終端部品には抵抗部品を用い
ている。

【図２】上記本発明の第１の実施例を回路図によって示
す図である。

【図３】本発明の第２の実施例を示すものであり、画像
信号を高速に処理するユニットにおける基板間ケーブル
伝送および送信側／受信側双方のＩＣ近傍への終端部品
実装状態を示す図である。終端部品には抵抗とコンデン
サを併用している。

【図４】上記本発明の第２の実施例を回路図によって示
す図である。

【図５】本発明の第３の実施例を示すものであり、画像
信号を高速に処理するユニットにおける基板間ケーブル
伝送おいて、終端部品を信号伝送ケーブル上に実装した
形態を示す図である。終端部品には抵抗とコンデンサを
併用している。

【図６】上記本発明の第３の実施例における、伝送ケー
ブル両端の終端部品実装部近傍を拡大して示す図であ
る。

【図７】従来例を示す図であり、小振幅差動信号（ＬＶ
ＤＳ）の、一般的な伝送形態を回路図によって示す図で
ある。

【図８】上記従来例におけるドライバ回路と、信号電流
の流れの様子を模式図によって示す図である。

【符号の説明】

１ 送信側ＩＣが搭載されたプリント配線板 ２ 送信側ＩＣ ３ 送信側ＩＣが搭載されたプリント配線板上のケー
ブル接続コネクタ ４ 送信側ＩＣが搭載されたプリント配線板上の配線
パターン ５ 送信側ＩＣ近傍に実装された終端部品（チップ抵
抗） ６ 信号伝送ケーブル ７ 受信側ＩＣが搭載されたプリント配線板 ８ 受信側ＩＣ ９ 受信側ＩＣが搭載されたプリント配線板上のケー
ブル接続コネクタ １０ 受信側ＩＣが搭載されたプリント配線板上の配
線パターン １１ 受信側ＩＣ近傍に実装された終端部品（チップ
抵抗） １２ ＣＭＯＳ入力端子 １３ ＣＭＯＳ出力端子 １４ 送信側ＩＣが搭載されたプリント配線板上のＶ
ＩＡホール １５ 送信側ＩＣ近傍に実装された終端部品群（チッ
プ抵抗＆チップ・コンデンサ） １５ａ 終端部品群を構成するチップ抵抗 １５ｂ 終端部品群を構成するチップ・コンデンサ １６ 受信側ＩＣが搭載されたプリント配線板上のＶ
ＩＡホール １７ 受信側ＩＣ近傍に実装された終端部品群（チッ
プ抵抗＆チップ・コンデンサ） １８ フレキシブル・ケーブルの電極端子 １９ フレキシブル・ケーブル上の信号配線パターン ２０ フレキシブル・ケーブル上のＧＮＤパターンと
ＧＮＤＶＩＡ ２１ ＣＭＯＳ入力端子 ２２ ＣＭＯＳ出力端子 ２３ 送信側ＩＣ ２４ 受信側ＩＣ ２５ 往路伝送線路 ２６ 復路伝送線路 ２７ 終端抵抗

フロントページの続き Ｆターム(参考） 4E351 AA16 BB05 CC11 GG07 5E336 AA04 BB12 CC31 CC52 CC53 CC58 EE01 GG11 5E344 BB03 BB04 BB14 DD08 EE08 5K029 AA18 CC01 DD02 GG07 HH01 JJ08 LL00

Claims (9)

【特許請求の範囲】
1. 【請求項１】 高速なデジタル信号を伝送するケーブ
   ル、該ケーブルに差動信号を出力する出力回路、該出力
   回路から出力された差動信号を該ケーブルを介して入力
   する入力回路を備えた信号伝送回路の構成方法であっ
   て、 前記出力回路および前記入力回路にＬＶＤＳ（Low Volt
   age Differential Signaling）仕様のＩＣを使用した際
   に、前記出力回路の出力部と前記入力回路の入力部の前
   記差動信号の対を伝送する信号ライン間にインピーダン
   ス部品を結合し、前記インピーダンス部品のインピーダ
   ンス値を、前記ケーブルの各ラインの奇モード・インピ
   ーダンス（Ｚｏｄｄ）の約４倍に設定することを特徴と
   する信号伝送回路の構成方法。
2. 【請求項２】 前記ケーブルの各ラインの奇モード・イ
   ンピーダンス値が公称Ｚｏｄｄ＝５０Ωである場合に、
   前記インピーダンス部品のインピーダンス値を１８０〜
   ２２０Ωとすることを特徴とする請求項１に記載の信号
   伝送回路の構成方法。
3. 【請求項３】 前記インピーダンス部品をチップ抵抗器
   とし、該チップ抵抗器を、前記ＩＣが実装されるプリン
   ト配線板上の該ＩＣの極近傍に設けられた部品実装用ラ
   ンドに半田付け実装することを特徴とする請求項１に記
   載の信号伝送回路の構成方法。
4. 【請求項４】 前記インピーダンス部品をチップ抵抗と
   チップ・コンデンサとの複合部品で構成し、該複合部品
   をプリント配線板上の該ＩＣの極近傍に設けられた部品
   実装用ランドに半田付け実装することを特徴とする請求
   項１に記載の信号伝送回路の構成方法。
5. 【請求項５】 ＬＶＤＳ（Low Voltage Differential S
   ignaling）インターフェース用の出力ＩＣと入力ＩＣ間
   において高速なデジタル信号を伝送する信号伝送ケーブ
   ルであって、 前記ケーブルは、フレキシブル・ケーブルであり、フレ
   キシブル・ケーブルの両端部近傍において、前記出力回
   路の出力部と前記入力回路の入力部とを接続するライン
   であって前記差動信号の対を伝送するラインの間を結合
   するインピーダンス部品を備えることを特徴とする信号
   伝送ケーブル。
6. 【請求項６】 前記ケーブルの各ラインの奇モード・イ
   ンピーダンス値が公称Ｚｏｄｄ＝５０Ωである場合に、
   前記インピーダンス部品のインピーダンス値を１８０〜
   ２２０Ωとすることを特徴とする請求項５に記載の信号
   伝送ケーブル。
7. 【請求項７】 前記インピーダンス部品はチップ抵抗器
   であり、該チップ抵抗器を、前記ケーブルの両端部近傍
   に設けられた部品実装用ランドに半田付け実装すること
   を特徴とする請求項５に記載の信号伝送ケーブル。
8. 【請求項８】 前記インピーダンス部品は、チップ抵抗
   とチップ・コンデンサとの複合部品であり、該複合部品
   を、前記ケーブルの両端部近傍に設けられた部品実装用
   ランドに半田付け実装することを特徴とする請求項５に
   記載の信号伝送ケーブル。
9. 【請求項９】 前記インピーダンス部品は、印刷抵抗体
   を含み、該抵抗体を、前記ケーブルの両端部近傍に設け
   られた電極部に、印刷・焼成・調整して形成することを
   特徴とする請求項５に記載の信号伝送ケーブル。