JP2011035449A - トランシーバ、半導体装置および通信システム - Google Patents

Abstract

【課題】 容量性インピーダンスの不整合による通信品質の悪化を防止することのできるトランシーバ、半導体装置および通信システムを提供する。
【解決手段】 トランシーバ１０は、差動信号の高レベル出力の制御を行うＰＭＯＳトランジスタＰ１１を有する高レベル出力部１と、差動信号の低レベル出力の制御を行うＮＭＯＳトランジスタＮ２１を有する低レベル出力部２と、高レベル出力部１が接続されるＣＡＮＨ端子と、低レベル出力部２が接続されるＣＡＮＬ端子と、ＮＭＯＳトランジスタＮ２１と同じ構造で常にオフ状態のＮＭＯＳトランジスタＮ３１を有してＣＡＮＨ端子に接続される高レベル側ダミー部３と、ＰＭＯＳトランジスタＰ１１と同じ構造で常にオフ状態のＰＭＯＳトランジスタＰ４１を有してＣＡＮＬ端子に接続される低レベル側ダミー部４と、を備える。
【選択図】 図１

Description

本発明は、トランシーバ、半導体装置および通信システムに関する。

自動車内のネットワーク等に利用されるＣＡＮ（Controller Area Network）やＦｌｅｘＲａｙなどの２線式通信では、外部からのノイズの影響を低減させるために、２本の信号線の電圧差により“０”、“１”を判断する差動信号伝送方式を採用している。

例えば、ＣＡＮでは、２本の信号線に電圧差があるときを“０”、ないときを“１”と規定している。そこで、バス駆動用ドライバは、この２本の信号線をＣＡＮＨ、ＣＡＮＬとして、“０”を出力するときはＣＡＮＨを高レベル電圧、ＣＡＮＬを低レベル電圧とし、“１”を出力するときはＣＡＮＨ、ＣＡＮＬをともにフローティング状態とする。

そのために、バス駆動用ドライバは、ＣＡＮＨに接続されるＰＭＯＳトランジスタと逆流防止用ダイオード、ＣＡＮＬに接続されるＮＭＯＳトランジスタと逆流防止用ダイオードを備える。

このようなバス駆動用ドライバで信号線を方形波駆動する場合、駆動用ドライバの出力インピーダンスと信号線の特性インピーダンスとの不整合があると、線路の反射による波形の乱れが生じる。そのため、従来、出力インピーダンスの不整合による線路の反射を防止するために、ＣＡＮＨ、ＣＡＮＬそれぞれに直列抵抗を挿入することが提案されている（例えば、特許文献１参照。）。

上述の直列抵抗の挿入により、信号出力時の反射は防止することができる。しかしながら、ＣＡＮＨとＣＡＮＬでは、接続されるＭＯＳトランジスタに、ＰＭＯＳとＮＭＯＳという、タイプの違いがある。また、逆流防止ダイオードについても、ＣＡＮＨ端子とＣＡＮＬ端子で向きが異なるため、各端子への接続がアノードとカソードで異なる。そのため、ＣＡＮＨとＣＡＮＬでは、ＭＯＳトランジスタと接地端子との間に形成される寄生容量の大きさに違いが生じる。しかも、その容量値が、それぞれ独立にバラツクため、ＣＡＮＨとＣＡＮＬに付加される容量を合わせ込むことが困難であった。

その結果、ＣＡＮＨとＣＡＮＬでは、入力信号に対する反射率が異なることになり、同相ノイズが入力された際に、ＣＡＮＨとＣＡＮＬの間で電圧差を取っても、この同相ノイズをキャンセルすることができず、通信品質を悪化させる、という問題が発生していた。

特開２００６−６７５４３号公報 （第１１ページ、図２）

そこで、本発明の目的は、容量性インピーダンスの不整合による通信品質の悪化を防止することのできるトランシーバ、半導体装置および通信システムを提供することにある。

本発明の一態様によれば、２線式差動電圧方式の信号伝送用のトランシーバであって、差動信号の高レベル出力の制御を行う第１のＰＭＯＳトランジスタを有する高レベル出力手段と、前記差動信号の低レベル出力の制御を行う第１のＮＭＯＳトランジスタを有する低レベル出力手段と、前記高レベル出力手段が接続される高レベル側端子と、前記低レベル出力手段が接続される低レベル側端子と、前記第１のＮＭＯＳトランジスタと同じ構造で常にオフ状態の第２のＮＭＯＳトランジスタを有して前記高レベル側端子に接続される高レベル側ダミー手段と、前記第１のＰＭＯＳトランジスタと同じ構造で常にオフ状態の第２のＰＭＯＳトランジスタを有して前記低レベル側端子に接続される低レベル側ダミー手段とを備えることを特徴とするトランシーバが提供される。

本発明によれば、容量性インピーダンスの不整合による通信品質の悪化を防止することができる。

本発明の実施例１に係るトランシーバの構成の例を示す回路図。 本発明の実施例２に係るトランシーバの構成の例を示す回路図。 実施例２におけるＥＳＤ保護回路の構成の例を示す回路図。 本発明の実施例３に係る半導体装置の構成の例を示すブロック図。 本発明の実施例４に係る半導体装置の構成の例を示すブロック図。 本発明の実施例５に係る通信システムの構成の例を示すブロック図。

以下、ＣＡＮを対象として、本発明の実施例について図面を参照して説明する。ただし、通信方式はＣＡＮに限るものではなく、他の２線式差動電圧方式の通信方式において実施することも可能である。なお、図中、同一または相当部分には同一の符号を付して、その説明は繰り返さない。

図１は、本発明の実施例１に係るトランシーバの構成の例を示す回路図である。

本実施例のトランシーバ１０は、高レベル出力部１と、低レベル出力部２と、高レベル側ダミー部３と、低レベル側ダミー部４と、を備える。

高レベル出力部１は、ドライバ１００からの駆動信号が入力されるＰＭＯＳトランジスタＰ１１と、逆流防止用のダイオードＤ１１とを有し、抵抗Ｒ１１を介してＣＡＮＨ端子へ接続される。

ＰＭＯＳトランジスタＰ１１は、信号“０”を送信するときに、ドライバ１００からの駆動信号によりオンして、ＣＡＮＨ端子へ高レベルの信号を出力する。一方、信号“１”を送信するときは、ドライバ１００からの駆動信号によりＰＭＯＳトランジスタＰ１１はオフ状態に制御される。

低レベル出力部２は、ドライバ１００からの駆動信号が入力されるＮＭＯＳトランジスタＮ２１と、逆流防止用のダイオードＤ２１とを有し、抵抗Ｒ２１を介してＣＡＮＬ端子へ接続される。

ＮＭＯＳトランジスタＮ２１は、信号“０”を送信するときに、ドライバ１００からの駆動信号によりオンして、ＣＡＮＬ端子へ低レベルの信号を出力する。一方、信号“１”を送信するときは、ドライバ１００からの駆動信号によりＮＭＯＳトランジスタＮ２１はオフ状態に制御される。

高レベル側ダミー部３は、低レベル出力部２のＮＭＯＳトランジスタＮ２１およびダイオードＤ２１と同じ構造のＮＭＯＳトランジスタＮ３１およびダイオードＤ３１を有し、高レベル出力部１と共通に、抵抗Ｒ１１を介してＣＡＮＨ端子へ接続される。

ＮＭＯＳトランジスタＮ３１のゲート端子は接地端子へ接続されており、ＮＭＯＳトランジスタＮ３１は常にオフ状態である。したがって、高レベル側ダミー部３は、信号の出力動作には、何ら関係しない。

低レベル側ダミー部４は、高レベル出力部１のＰＭＯＳトランジスタＰ１１およびダイオードＤ１１と同じ構造のＰＭＯＳトランジスタＰ４１およびダイオードＤ４１を有し、低レベル出力部２と共通に、抵抗Ｒ２１を介してＣＡＮＬ端子へ接続される。

ＰＭＯＳトランジスタＰ４１のゲート端子は電源端子ＶＣＣへ接続されており、ＰＭＯＳトランジスタＰ４１は常にオフ状態である。したがって、低レベル側ダミー部４も、信号の出力動作には、何ら関係しない。

このように、本実施例では、ＣＡＮＨ端子へは本来の出力回路である高レベル出力部１のほかに高レベル側ダミー部３が接続され、ＣＡＮＬ端子へは本来の出力回路である低レベル出力部２のほかに低レベル側ダミー部４が接続される。

すなわち、ＣＡＮＨ端子へは、抵抗Ｒ１１を介して、ＰＭＯＳトランジスタＰ１１およびダイオードＤ１１と、ＮＭＯＳトランジスタＮ３１およびダイオードＤ３１が接続され、ＣＡＮＬ端子へは、抵抗Ｒ２１を介して、ＰＭＯＳトランジスタＰ４１およびダイオードＤ４１と、ＮＭＯＳトランジスタＮ２１およびダイオードＤ２１が接続される。

つまり、本実施例では、ＣＡＮＨ端子へ接続される出力回路と、ＣＡＮＬ端子へ接続される出力回路とが、同じ構成で同じ構造のＰＭＯＳトランジスタ、ＮＭＯＳトランジスタおよびダイオードを有する。したがって、ＣＡＮＨ端子と接地端子との間に発生する寄生容量と、ＣＡＮＬ端子と接地端子との間に発生する寄生容量とが、同じ大きさとなる。

これにより、ＣＡＮＨ端子、ＣＡＮＬ端子へ入力される信号に、同相ノイズが重畳していても、入力信号に対するＣＡＮＨ端子、ＣＡＮＬ端子の容量性インピーダンスが同じであるため、その反射率にも違いが生じない。その結果、同相ノイズに、反射による波形変動が生じても、ＣＡＮＨ端子とＣＡＮＬ端子とで差がないため、同相ノイズをキャンセルすることができる。

このような本実施例によれば、ＣＡＮＨ端子とＣＡＮＬ端子の容量性インピーダンスの合わせ込みを容易に行うことができる。容量性インピーダンスを同じ値にすることにより、入力信号に重畳する同相ノイズをキャンセルすることができ、通信品質の悪化を防止することができる。

図２は、本発明の実施例２に係るトランシーバの構成の例を示す回路図である。

本実施例のトランシーバ２０は、実施例１のトランシーバ１０のＣＡＮＨ端子およびＣＡＮＬ端子に、同じ構成のＥＳＤ保護回路５Ａ、５Ｂをそれぞれ追加した構成をとる。

図３に、ＥＳＤ保護回路５Ａ、５Ｂの構成の例を示す。

ここでは、ＥＳＤ保護回路５Ａ、５Ｂの例として、２つのツェナーダイオードＺ１、Ｚ２のカソードを向かい合わせに接続した回路を示す。この回路構成により、ＣＡＮＨ端子およびＣＡＮＬ端子を順、逆両方向のＥＳＤから保護することができる。

また、それぞれのツェナーダイオードの構造を同じにすることにより、接地端子との間に発生する寄生容量を同じにすることができる。

すなわち、本実施例では、同じ容量特性を有するＥＳＤ保護回路５Ａ、５Ｂが、それぞれ、ＣＡＮＨ端子、ＣＡＮＬ端子に接続される。

したがって、本実施例においても、実施例１と同様、ＣＡＮＨ端子とＣＡＮＬ端子の容量性インピーダンスが同じ値となる。

このような本実施例によれば、ＣＡＮＨ端子およびＣＡＮＬ端子のＥＳＤ耐量を向上させることができるとともに、ＣＡＮＨ端子とＣＡＮＬ端子の容量性インピーダンスを同じ値にすることができる。

図４は、本発明の実施例３に係る半導体装置の構成の例を示すブロック図である。

本実施例の半導体装置３００は、実施例１のトランシーバ１０が形成された半導体チップと、２線式差動電圧方式の信号伝送をコントロールするコントローラ３０が形成された半導体チップとを、例えば、マルチ・チップ・モジュールとして、１つのパッケージに搭載した半導体装置である。

トランシーバ１０は、ＣＡＮＨ端子、ＣＡＮＬ端子が、それぞれ信号線ＣＡＮＨ、ＣＡＮＬに接続され、コントローラ３０からの信号を信号線ＣＡＮＨ、ＣＡＮＬへ送信するとともに、信号線ＣＡＮＨ、ＣＡＮＬを介して他から送信されてきた信号を受信する。

このような本実施例によれば、ＣＡＮＨ端子とＣＡＮＬ端子の容量性インピーダンスが同じ値であるので、信号線ＣＡＮＨ、ＣＡＮＬに重畳する同相ノイズをキャンセルすることができ、コントローラ３０の誤動作を防止することができる。

図５は、本発明の実施例４に係る半導体装置の構成の例を示すブロック図である。

本実施例の半導体集積回路４００は、その内部に、機能ブロックの形態でトランシーバ１０が配設されている。

トランシーバ１０は、ＣＡＮＨ端子、ＣＡＮＬ端子が、それぞれ信号線ＣＡＮＨ、ＣＡＮＬに接続され、半導体集積回路４００内で生成された信号を信号線ＣＡＮＨ、ＣＡＮＬへ送信するとともに、信号線ＣＡＮＨ、ＣＡＮＬを介して他から送信されてきた信号を受信する。

このような本実施例によれば、ＣＡＮＨ端子とＣＡＮＬ端子の容量性インピーダンスが同じ値であるので、信号線ＣＡＮＨ、ＣＡＮＬに重畳する同相ノイズをキャンセルすることができ、半導体集積回路４００の内部回路が誤動作することを防止することができる。

図６は、本発明の実施例５に係る通信システムの構成の例を示すブロック図である。

本実施例の通信ネットワーク５００は、信号線ＣＡＮＨ、ＣＡＮＬに、ノードとして、ｎ個の電子制御ユニットＥＣＵ１〜ＥＣＵｎが接続されている。

電子制御ユニットＥＣＵ１〜ＥＣＵｎは、それぞれトランシーバ１０を備えており、このトランシーバ１０を介して信号伝送を行う。

それぞれのトランシーバ１０のＣＡＮＨ端子、ＣＡＮＬ端子は、それぞれ信号線ＣＡＮＨ、ＣＡＮＬに接続される。

このような本実施例によれば、それぞれのトランシーバ１０のＣＡＮＨ端子とＣＡＮＬ端子の容量性インピーダンスが同じ値であるので、信号線ＣＡＮＨ、ＣＡＮＬに重畳する同相ノイズをキャンセルすることができ、通信ネットワーク５００の通信品質の悪化を防止することができる。

なお、上述の実施例３〜実施例５では、トランシーバとして、実施例１のトランシーバ１０を用いる例を示したが、実施例１のトランシーバ１０の代わりに、実施例２のトランシーバ２０を用いるようにしてもよい。実施例２のトランシーバ２０を用いることにより、トランシーバのＣＡＮＨ端子およびＣＡＮＬ端子のＥＳＤ耐量を向上させることができる。

１ 高レベル出力部
２ 低レベル出力部
３ 高レベル側ダミー部
４ 低レベル側ダミー部
５Ａ、５Ｂ ＥＳＤ保護回路
１０、２０ トランシーバ
３０ コントローラ
１００ ドライバ
２００ レシーバ
３００ 半導体装置
４００ 半導体集積回路
５００ 通信ネットワーク
Ｐ１１、Ｐ４１ ＰＭＯＳトランジスタ
Ｎ２１、Ｎ３１ ＮＭＯＳトランジスタ
Ｄ２１〜Ｄ４１ ダイオード
Ｚ１、Ｚ２ ツェナーダイオード
Ｒ１１、Ｒ１２ 抵抗
ＥＣＵ１〜ＥＣＵｎ 電子制御ユニット

Claims (6)

1. ２線式差動電圧方式の信号伝送用のトランシーバであって、
   差動信号の高レベル出力の制御を行う第１のＰＭＯＳトランジスタを有する高レベル出力手段と、
   前記差動信号の低レベル出力の制御を行う第１のＮＭＯＳトランジスタを有する低レベル出力手段と、
   前記高レベル出力手段が接続される高レベル側端子と、
   前記低レベル出力手段が接続される低レベル側端子と、
   前記第１のＮＭＯＳトランジスタと同じ構造で常にオフ状態の第２のＮＭＯＳトランジスタを有して前記高レベル側端子に接続される高レベル側ダミー手段と、
   前記第１のＰＭＯＳトランジスタと同じ構造で常にオフ状態の第２のＰＭＯＳトランジスタを有して前記低レベル側端子に接続される低レベル側ダミー手段と
   を備えることを特徴とするトランシーバ。
2. 前記高レベル出力手段が、
   ソース端子が電源端子に接続され、ゲート端子へドライバからの第１の信号が入力される前記第１のＰＭＯＳトランジスタと、
   前記第１のＰＭＯＳトランジスタのドレイン端子がアノード端子へ接続される第１のダイオードと
   を有し、
   前記低レベル出力手段が、
   ソース端子が接地端子へ接続され、ゲート端子へ前記ドライバからの第２の信号が入力される前記第１のＮＭＯＳトランジスタと、
   前記第１のＮＭＯＳトランジスタのドレイン端子がカソード端子へ接続される第２のダイオードと
   を有し、
   前記高レベル側ダミー手段が、
   ソース端子およびゲート端子が前記接地端子へ接続される前記第２のＮＭＯＳトランジスタと、前記第２のＮＭＯＳトランジスタのドレイン端子がカソード端子へ接続される第３のダイオードと
   を有し、
   前記低レベル側ダミー手段が、
   ソース端子およびゲート端子が前記電源端子に接続される前記第２のＰＭＯＳトランジスタと、
   前記第２のＰＭＯＳトランジスタのドレイン端子がアノード端子へ接続される第４のダイオードをと
   を有し、
   前記第１のダイオードのカソード端子および前記第３のダイオードのアノード端子が、第１の抵抗を介して前記高レベル側端子へ接続され、
   前記第２のダイオードのアノード端子および前記第４のダイオードのカソード端子が、第２の抵抗を介して前記低レベル側端子へ接続される
   ことを特徴とする請求項１に記載のトランシーバ。
3. 前記高レベル側端子および前記低レベル側端子に、同一構成のＥＳＤ保護回路をそれぞれ接続した
   ことを特徴とする請求項１または２に記載のトランシーバ。
4. 請求項１乃至３のいずれか１項に記載のトランシーバと、
   ２線式差動電圧方式の信号伝送をコントロールするコントローラと
   を搭載することを特徴とする半導体装置。
5. 請求項１乃至３のいずれか１項に記載のトランシーバが、集積回路内に配設されている
   ことを特徴とする半導体装置。
6. ２線式差動電圧方式の信号を伝送する２本の信号線と、前記２本の信号線へ接続される複数のノードと、により通信ネットワークを形成し、
   前記複数のノードのそれぞれが、請求項１乃至３のいずれか１項に記載のトランシーバを介して信号の伝送を行う
   ことを特徴とする通信システム。

Images