JP2004537229A - 伝送ライン装置 - Google Patents
伝送ライン装置 Download PDFInfo
- Publication number
- JP2004537229A JP2004537229A JP2003516233A JP2003516233A JP2004537229A JP 2004537229 A JP2004537229 A JP 2004537229A JP 2003516233 A JP2003516233 A JP 2003516233A JP 2003516233 A JP2003516233 A JP 2003516233A JP 2004537229 A JP2004537229 A JP 2004537229A
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- transmission
- transmission lines
- impedance
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/52—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements
- H04Q3/521—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements using semiconductors in the switching stages
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/52—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1302—Relay switches
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1304—Coordinate switches, crossbar, 4/2 with relays, coupling field
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13305—Transistors, semiconductors in general
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13306—Ferro-electric elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Electronic Switches (AREA)
Abstract
Description
【0001】
本発明は、各々が実効特性インピーダンスを持つ第1の複数の伝送ラインを有すると共に、第2の複数の伝送ラインを有し、上記第1の複数の伝送ラインが複数のスイッチングエレメントに結合され、これら複数のスイッチングエレメントが上記第1の複数の伝送ラインのうちの1つの伝送ラインからの入力信号を上記第2の複数の伝送ラインのうちの少なくとも1つの伝送ラインに振り向けるような伝送ライン装置に関する。
【背景技術】
【0002】
例えばクロスポイント・マトリクス・スイッチング回路のようなギガヘルツ(GHz)で動作する現代の通信回路においては、回路の部分間の回路接続は、非常にしばしば、特性インピーダンスを持つ伝送ラインのように振る舞うと考えることができる。伝送ラインの例としては、電話回線、導波器、コンピュータ間の接続を引用することができる。
【0003】
斯様なクロスポイント・マトリクス・スイッチング回路においては、入力信号はスイッチングエレメントを介して少なくとも1つの出力端に振り向けることができる。例えば、ブロードキャストモードにおいては、入力信号は同時に全出力端に振り向けられる。通常、このようなクロスポイント・マトリクス回路は、n個の水平伝送ライン(即ち、第1の複数の伝送ライン)と、m個の垂直伝送ライン(即ち、第2の複数の伝送ライン)とを有する二次元アレイとして記号的に表すことができる。何れかの水平伝送ラインと何れかの垂直伝送ラインとの間の何れかのクロスポイント(交差点)には、例えば水平伝送ライン上で到来する信号を少なくとも1つの垂直伝送ラインに振り向けるためのスイッチエレメントが存在する。従って、これらスイッチは水平ライン及び垂直ライン上に分布されていると考えることができる。スイッチエレメントは、入力端及び出力端を有し、二進信号により制御される電子デバイスである。上記二進信号が該信号の2つの可能性のある状態のうちの一方の状態(例えば、0)にある場合、当該スイッチの入力端に存在する信号が該スイッチの出力端にも存在し、該スイッチはオンである。それ以外として、上記二進信号が他の状態、例えば1である場合、当該スイッチの入力端に存在する信号は該スイッチの出力端には存在せず、該スイッチはオフである。各水平ラインに関して、上記スイッチの1以上、多分、全てをオンすることができる。各垂直ラインについては、1つのスイッチのみがオンとなる。また、上記水平伝送ラインの各々が、入力端及び出力端を有するドライバにより駆動されることも更に考えられる。該ドライバの入力端は、例えば50オームなる入力インピーダンス接続に適合し、該ドライバの出力端は上記水平ラインの特性インピーダンスに適合する。水平伝送ラインは上記スイッチングエレメントに結合されるので、これらスイッチングエレメントの入力インピーダンスが当該伝送ラインの特性インピーダンスに影響を与え、該特性インピーダンスは実効特性インピーダンスとなる。従って、入力信号の状態を水平伝送ラインの実効特性インピーダンスに対して独立に維持するためには、上記ドライバは上記実効特性インピーダンスに適応化されねばならない。
【0004】
斯かる解決策は、米国特許第6175239号から既知である。該既知の解決策によれば、バッファの出力端に結合された伝送ラインを有するような通信システムにおいて、当該伝送ラインの実効インピーダンスを決定するような装置が設けられる。この場合、該装置により提供される情報は、上記バッファの出力インピーダンスを制御するために使用される。該装置は更にコンピュータネットワークにおいて使用され、上記実効特性インピーダンスを決定する処理はコンピュータが始動される時に行われる。ここで、上述した装置はクロスポイント・マトリクス・スイッチング回路には適用可能ではない点に注意すべきである。何故なら、水平に分布された伝送ラインに結合されたスイッチの幾つかがオンとなると共に、他のものはオフとなり、当該水平伝送ラインの特性インピーダンスに影響を与えるからである。整合処理(例えばバッファの出力インピーダンスの伝送ラインの実効インピーダンスへの適応化)は、少なくとも1つのスイッチが状態を変えた場合に行わなければならない。斯かる整合処理は時間の掛かるものであるので、上記方法はGHz周波数で動作する回路には余り良好に適用し得ない。更に、水平ラインは常にスイッチのみに結合されているので、より簡単な整合方法を適用し得る。
【発明の開示】
【発明が解決しようとする課題】
【0005】
従って、本発明の目的はクロスポイント・マトリクス回路に使用されるのに適した伝送ライン装置を提供することにある。また、本発明の他の目的は、如何なる入力信号に関しても経路(即ち、入力端から選択された出力端までの道程)に対して大幅に独立した遅延を持つ伝送ライン装置を提供することにある。
【課題を解決するための手段】
【0006】
本発明によれば、上記目的は、導入段落で述べたような装置であって、前記複数のスイッチングエレメントの各スイッチングエレメントが、前記実効特性インピーダンスに対して相対的に高い入力インピーダンスと、前記実効特性インピーダンスに対して相対的に高い出力インピーダンスとを有し、前記第1の複数の伝送ラインの各伝送ラインが、前記伝送ラインの実効特性インピーダンスに略等しいようなインピーダンスに更に結合されるような装置において達成される。
【0007】
スイッチングエレメントが互いから距離Dに配置されていると想定すると、伝送ラインの各区域は容量Cdにより特徴付けられる。上記スイッチングエレメントの入力インピーダンスの影響を最小化するには、これらエレメントの入力容量はCdより大幅に小さくなければならない。
【0008】
更に、上記エレメントの入力抵抗は、最悪の場合でも、即ち当該伝送ラインに結合された全てのスイッチがオンである場合でも、該伝送ラインの総インピーダンスが実質的に影響を受けないように、当該伝送ラインの特性インピーダンスよりも大幅に大きくなければならない。当該伝送ライン装置がチップ内に実現される場合、長さDの部分の特性インピーダンス及び容量は既知であり、上記実効特性インピーダンスの全体の評価をなすことができる。これら状況の下で、上記実効伝送ラインインピーダンスに等しい抵抗が、当該伝送ラインの終端に結合される。
【0009】
上記スイッチングエレメントの出力端は垂直伝送ラインに結合され、1つの時点では斯かるスイッチングエレメントの1個のみがオンされる。これらの状況下では、他のスイッチングエレメントの出力は当該伝送ラインを介しての信号の伝達に影響を与えてはならない、即ち斯かるスイッチングエレメントの何れも上記信号に対する受信者であってはならない。当然の結果として、上記スイッチングエレメントの出力インピーダンスは当該伝送ラインの実効特性インピーダンスより大幅に大きくなければならない。
【0010】
本発明の一実施例においては、伝送ライン装置は、スイッチングエレメントとして、切り換え可能な電圧/電流(V−I)変換器を有する。該切り換え可能なV−I変換器は、前に提示した如くの前記スイッチングエレメントの条件を満たすような相対的に高い入力インピーダンス及び相対的に高い出力インピーダンスを有する。ここで、上記切り換え可能なV−I変換器は、説明の目的でスイッチングエレメントの一例として選択されたもので、当業者であればトランスインピーダンス増幅器のような高入力インピーダンス及び高出力インピーダンスを有する他のスイッチングエレメントを使用することもできることに注意されたい。
【0011】
本発明の他の実施例においては、上記複数のスイッチングエレメントは差動的なものとする。このフィーチャは、当該伝送ラインが配置される基板に対するクロストークを低減する。さもなければ、シングルエンド信号が使用される場合、この影響は重大となる。
【0012】
本発明の他の実施例においては、前記第1の複数の伝送ラインは入力信号に適合させるために第1の複数の入力バッファに更に結合され、前記第2の複数の伝送ラインは前記振り向けられた信号を送出するために第2の複数の出力バッファに更に結合される。これらのバッファは、当該伝送ラインを例えば2x50オームの外部入力接続に適合させるために有効であり、斯かるバッファの出力インピーダンスは当該伝送ラインの特性インピーダンスと略等しい(significantly equal)。
【0013】
本発明の他の実施例においては、当該伝送ライン装置は、上記第1の複数の伝送ラインの各伝送ラインが伝送ラインの部分を有し、上記第2の複数の伝送ラインの各伝送ラインが伝送ラインの部分を有する。当該伝送ライン装置は、更に、上記伝送ラインの第1の部分を結合する第3の複数の遅延エレメント、及び上記伝送ラインの第2の部分を結合する第4の複数の遅延エレメントを有する。上記第1の複数の伝送ラインの何れかのライン及び上記第2の複数の伝送ラインの何れかのラインを介して通過する信号の全遅延は、該信号が上記第1の複数の部分の何れを及び上記第2の複数の部分の何れを通過するかには無関係となる。
【0014】
非常に高い周波数の、即ちGHz範囲の入力信号が比較的長い伝送ラインを通過する場合、該入力信号は劣化し、該入力信号の当該装置を経る全遅延は信号経路に、即ち通過する伝送ラインに依存することがわかるであろう。略等しい遅延を得るために、上記伝送ラインは遅延エレメントに結合された伝送ラインの部分を有し、かくして、入力信号の当該装置を経る遅延は該装置を経る経路に対して実質的に無関係となる。
【0015】
本発明の上述した及び他のフィーチャ及び利点は、添付図面を参照する本発明の実施例の下記の説明から明らかとなるであろう。
【発明を実施するための最良の形態】
【0016】
図1は、本発明による伝送ライン装置のブロック図を示す。該装置1は、水平ラインとして識別される第1の複数の伝送ライン30と、垂直ラインとして識別される第2の複数の伝送ライン40とを有している。該装置1は、更に、水平ライン30に結合された入力バッファ10と、垂直ライン40に結合された出力バッファ20とを有している。入力バッファ10は、例えば2x50オームなる外部結合に整合された入力端と、上記水平ラインの特性インピーダンスに適合された出力端とを有している。出力バッファ20は、入力端と出力端とを有している。上記入力端で入力された入力信号は再成形され、これらバッファの出力端は例えば2x50オームなる外部結合に適合されている。当該装置は、更に、複数のスイッチング可能な電圧/電流(V−I)変換器50を有し、これらV−I変換器50の各々は水平ライン30に結合された入力端と、垂直ライン40に結合された出力端とを有している。これらV−I変換器の何れも、2つの二進状態、即ち当該V−I変換器が入力端に提供された信号を出力端に伝達するオン状態と、入力端に存在する信号が当該V−I変換器の出力端に伝達されないオフ状態とを有する。各水平ライン30に結合されたm個のV−I変換器50と、各垂直ライン40に結合されたn個のV−I変換器50とが存在すると考えられる。同一の水平ラインに結合された入力端を有するV−I変換器50は水平群の変換器と記される。同一の垂直ラインに結合された出力端を持つV−I変換器50は垂直群の変換器と記す。更に、2つの連続する水平方向の変換器50の間には物理的距離Dが存在し、2つの連続する垂直方向の変換器の間には他の物理的距離D’が存在すると仮定する。好ましくは、上記バッファ及びV−I変換器50は差動的であり、当然の結果として、上記水平及び垂直ラインも差動的である。このフィーチャは、当該伝送ラインが配置される基板に対するクロストークを低減することにより信号対雑音比を改善する。シングルエンド信号が使用される場合は、この影響は大きくなる。
【0017】
1つの時点においては、垂直ラインに結合された1つの垂直方向変換器のみがオンとなり、同時に、水平ラインに結合された少なくとも1つの水平方向変換器がオンとなる。所謂ブロードキャスト結合においては、水平ラインに結合された全ての水平方向変換器がオンとなる。水平ラインにm個の全ての水平方向変換器が結合される最悪の場合においては、即ちブロードキャストモードにおいては、当該水平ラインに負荷を掛ける全インピーダンスはZi/mとなり、ここで、Ziは何れもの水平方向変換器の入力インピーダンスである。上記水平ラインを介する信号伝送に対する影響を非常に小さくするために、何れもの水平方向変換器の入力インピーダンスも:
Zi=10*m*Z0 (1)
となるべきである。(1)式において、Z0は上記水平ラインの特性インピーダンスである。残念ながら、(2)式におけるように計算することが可能な寄生容量が常に存在する。
【数1】
(2)式において、εrは上記伝送ラインの材料の非誘電率定数であり、cは光速である。水平方向変換器の入力容量の影響を最小化するためには、これら変換器の入力容量Ciは上記容量Cdより小さくなければならない。入力インピーダンスが条件(1)を満足するならば、これら容量の全体としての影響は、水平ラインの特性インピーダンスの修正となり、これが(3)式におけるような実効特性インピーダンスとなる。
【数2】
何れの入力信号もの完全さを維持するためには、各水平ラインは上記実効特性インピーダンス60で終端しなければならない。
【0018】
図2は、本発明の一実施例による電圧/電流変換器のバイポーラ構成例を図示している。該V−I変換器は、エミッタフォロアとして接続されたトランジスタT1及びT2を用いて実現された入力段を有し、これらトランジスタT1及びT2は2つの入力端子Inputに結合されている。これらトランジスタT1及びT2は第1電流源I1を介して給電されると共に、第2電流源I2を介して給電されるトランジスタT3及びT4の差動対に更に結合されている。トランジスタT3及びT4の該対は、更に、エミッタフォロアとして接続されると共に第3電流源I3を介して給電されるトランジスタT5及びT6に結合されている。トランジスタT5及びT6は、更に、第4電流源I4を介して給電される他の差動対T7及びT8に結合されている。
【0019】
トランジスタT7及びT8は、高出力インピーダンスを持つ差動電流発生器を形成している。該電流発生器の出力電流は、出力バッファ20の入力端において充分な信号の振れを得るために充分に大きくなければならない。大きな出力電流を供給する場合、トランジスタT7及びT8の入力容量は大きくなり、同時に入力インピーダンスも相対的に小さくなる。これらの状況下では、上記差動電流発生器の入力端は水平ラインには結合することができない。更に、入力容量及び入力インピーダンスの値の間には、上記V−Iの状態に依存して、即ちV−Iがオンか又はオフかで大きな差が存在する。これが、エミッタフォロアとして作用するトランジスタT5及びT6が設けられる理由である。当該V−I変換器の入力端において、トランジスタT1及びT2には、トランジスタT7及びT8の上記他の差動対の電源電流I4よりも大幅に小さい電流が供給される。当然の結果として、入力容量は低下される一方、入力インピーダンスは増加される。何故なら、トランジスタT1及びT2はエミッタフォロアであるからである。上記入力端に到達する差動信号Inputは、トランジスタT1及びT2を介してトランジスタT3及びT4の差動対に伝達される。トランジスタT3及びT4の差動対は、上記入力信号を増幅して、当該V−I変換器における損失を補償する。該増幅された信号は、バッファの役割を有するエミッタフォロアT5、T6を介して上記他の差動対T7、T8に伝達される。
【0020】
図3は、本発明の他の実施例により伝送ラインの部分を使用する伝送ライン装置を図示している。当該伝送ライン装置が高周波数アプリケーションで、即ちGHzで使用され、水平及び垂直ラインの寸法が増加する場合、上記ラインの長さを、これらラインのパラメータを実効特性インピーダンスとして一層良好に制御するために制限するのが有効である。伝送ライン装置1は、バッファ70を介して互いに結合された2つの部分U及びU’を持つ水平ラインを有し、上記部分U’は該部分U’の実効特定インピーダンス60で終端されている。垂直ラインは、他のバッファ70を介して互いに結合された伝送ラインの部分V及びV’を有している。ここで、上記バッファ70及び80は、入力及び出力が上記ラインの入力インピーダンス及び実効特性インピーダンスに各々適切に適合される図2に示す回路のようなものとすることができると指摘しておくべきであろう。更に、上記バッファは、選択された場合にのみ上記ラインに結合され、結果として全体の装置の低電力消費が得られる。
【0021】
当該装置1の何れの入力端から何れの出力端へ通過する入力信号の時間遅延をも等化するために、2つの付加的なバッファ71及び81が追加される。例えば、入力端I1に供給され、出力端O1において出力される入力信号は、出力端Omにおいて出力される同じ信号と略等しく遅延される。上述した2つの信号の間の遅延差はスキューと呼ばれ、多くの状況においては最小化されるのが好ましい。上記付加的バッファ71及び81は、当該装置を経る如何なる入力信号の遅延も、信号経路とは実質的に独立したものとなるようにするために追加される。
【0022】
尚、本発明の保護範囲は本明細書で説明した実施例に限定されるものではないことを注記しておく。また、本発明の保護の範囲は、請求項における符号によっても限定されるものではない。また、“有する”なる文言は、請求項に記載されたもの以外の他の構成部分を排除するものではない。また、単数形の構成要素は、複数の斯かる構成要素を排除するものではない。また、本発明の一部を構成する手段は、専用のハードウェアの形態で、又はプログラムされた汎用プロセッサの形態の両方で実施化することができる。また、本発明は各新フィーチャ又はフィーチャの組み合わせに存するものである。
【図面の簡単な説明】
【0023】
【図1】図1は、本発明による伝送ライン装置のブロック図を示す。
【図2】図2は、本発明の一実施例による電圧/電流変換器のバイポーラ構成例を図示する。
【図3】図3は、本発明の他の実施例により伝送ラインの部分を用いた伝送ライン装置を図示する。
Claims (6)
- 各々が実効特性インピーダンスを持つ第1の複数の伝送ラインを有すると共に、第2の複数の伝送ラインを有する伝送ライン装置であって、前記第1の複数の伝送ラインは複数のスイッチングエレメントに結合され、これら複数のスイッチングエレメントが前記第1の複数の伝送ラインのうちの1つの伝送ラインからの入力信号を前記第2の複数の伝送ラインのうちの少なくとも1つの伝送ラインに振り向けるようになっているような伝送ライン装置において、
− 前記複数のスイッチングエレメントの各々のスイッチエレメントが、前記実効特性インピーダンスと比較して相対的に高い入力インピーダンス及び前記実効特性インピーダンスに比較して相対的に高い出力インピーダンスを有し、
− 前記第1の複数の伝送ラインの各伝送ラインが、当該伝送ラインの前記実効特性インピーダンスに略等しいインピーダンスに更に結合されている、
ことを特徴とする伝送ライン装置。 - 請求項1に記載の伝送ライン装置において、前記複数のスイッチングエレメントが、切り換え可能な電圧/電流変換器であることを特徴とする伝送ライン装置。
- 請求項1又は請求項2に記載の伝送ライン装置において、前記複数のスイッチングエレメントが、差動スイッチングエレメントであることを特徴とする伝送ライン装置。
- 請求項1に記載の伝送ライン装置において、前記第1の複数の伝送ラインが、入力信号に適応化するための第1の複数の入力バッファに更に結合され、前記第2の複数の伝送ラインが、前記振り向けられた信号を送出するための第2の複数の出力バッファに更に結合されていることを特徴とする伝送ライン装置。
- 請求項1に記載の伝送ライン装置において、前記第1の複数の伝送ラインの各伝送ラインが伝送ラインの部分を有し、前記第2の複数の伝送ラインの各伝送ラインが伝送ラインの部分を有し、当該伝送ライン装置は前記伝送ラインの第1の部分を結合する第3の複数の遅延エレメント及び前記伝送ラインの第2の部分を結合する第4の複数の遅延エレメントを有し、これにより、前記第1の複数の伝送ラインのうちの何れかのライン及び前記第2の複数の伝送ラインのうちの何れかのラインを通過する信号の全遅延が、該信号が前記第1の複数の部分のうちの何れの部分及び前記第2の複数の部分のうちの何れの部分を通過するかに無関係となることを特徴とする伝送ライン装置。
- 請求項5に記載の伝送ライン装置において、前記遅延エレメントが他のバッファであることを特徴とする伝送ライン装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP01202819 | 2001-07-23 | ||
PCT/IB2002/002552 WO2003010981A2 (en) | 2001-07-23 | 2002-06-25 | A transmission lines arrangement |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004537229A true JP2004537229A (ja) | 2004-12-09 |
Family
ID=8180691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003516233A Pending JP2004537229A (ja) | 2001-07-23 | 2002-06-25 | 伝送ライン装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6781475B2 (ja) |
EP (1) | EP1444860B1 (ja) |
JP (1) | JP2004537229A (ja) |
KR (1) | KR100904845B1 (ja) |
AT (1) | ATE524931T1 (ja) |
WO (1) | WO2003010981A2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10337416B3 (de) * | 2003-08-14 | 2005-05-04 | Siemens Ag | Kreuzschienenverteiler |
CN101324643A (zh) * | 2007-06-15 | 2008-12-17 | 鸿富锦精密工业(深圳)有限公司 | 传输线特性阻抗测试装置及测试方法 |
WO2014181172A1 (en) * | 2013-05-10 | 2014-11-13 | Nanyang Technological University | Switching circuit |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56104537A (en) * | 1980-01-23 | 1981-08-20 | Nec Corp | Switch matrix device |
US4731594A (en) * | 1984-08-31 | 1988-03-15 | General Electric Company | Planar active component microwave switch matrix and air bridge for use therewith |
US4851839A (en) * | 1986-08-12 | 1989-07-25 | Honeywell Inc. | Dual-slope analog-to-digital converter with voltage to current converter |
JP3028816B2 (ja) | 1988-03-02 | 2000-04-04 | アジレント・テクノロジーズ・インク | フォトレジストシステムおよびフォトエッチング方法 |
US5504745A (en) * | 1994-06-01 | 1996-04-02 | Agence Spatiale Europeenne | Switching cell transmission device employing dual gate FET's as one-way RF switching element |
US5559441A (en) * | 1995-04-19 | 1996-09-24 | Hewlett-Packard Company | Transmission line driver with self adjusting output impedance |
US6265953B1 (en) * | 1998-06-25 | 2001-07-24 | Com Dev Ltd. | Apparatus and method for enhancing the isolation of an MMIC cross-point switch |
US6175239B1 (en) * | 1998-12-29 | 2001-01-16 | Intel Corporation | Process and apparatus for determining transmission line characteristic impedance |
US6268743B1 (en) * | 2000-03-06 | 2001-07-31 | Acatel Corporation | Block symmetrization in a field programmable gate array |
-
2002
- 2002-06-25 AT AT02738554T patent/ATE524931T1/de not_active IP Right Cessation
- 2002-06-25 WO PCT/IB2002/002552 patent/WO2003010981A2/en active Application Filing
- 2002-06-25 KR KR1020047000946A patent/KR100904845B1/ko active IP Right Grant
- 2002-06-25 EP EP02738554A patent/EP1444860B1/en not_active Expired - Lifetime
- 2002-06-25 JP JP2003516233A patent/JP2004537229A/ja active Pending
- 2002-07-18 US US10/198,494 patent/US6781475B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP1444860A2 (en) | 2004-08-11 |
US6781475B2 (en) | 2004-08-24 |
KR20040017345A (ko) | 2004-02-26 |
ATE524931T1 (de) | 2011-09-15 |
WO2003010981A2 (en) | 2003-02-06 |
KR100904845B1 (ko) | 2009-06-25 |
WO2003010981A3 (en) | 2004-06-10 |
US20030030509A1 (en) | 2003-02-13 |
EP1444860B1 (en) | 2011-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7535320B2 (en) | Phase shifter with flexible control voltage | |
US20030025555A1 (en) | Radio frequency power amplifier | |
JP3215292B2 (ja) | 半導体装置 | |
JP2004173231A (ja) | ドハティ増幅器を用いた信号増幅装置 | |
JPH08335801A (ja) | 電子制御装置 | |
US8190099B2 (en) | Switch-less bidirectional amplifier | |
JP2003516690A (ja) | 電力増幅コア | |
US5589789A (en) | Bus driver circuit for high-speed data transmission | |
JPH0865344A (ja) | 差動信号のためのバックプレーンバス | |
US6657497B1 (en) | Asymmetric, voltage optimized, wideband common-gate bi-directional MMIC amplifier | |
JP2004537229A (ja) | 伝送ライン装置 | |
JP2002141816A (ja) | 並列信号受信回路 | |
JP2001111408A (ja) | 高速信号伝送配線実装構造 | |
KR20060049307A (ko) | 고주파 스위치 회로 장치 | |
CN110838675B (zh) | 一种高速大电流激光器驱动电路及其芯片 | |
EP0529946B1 (en) | Combining technique for a multistage, parallel amplifier | |
TWI538398B (zh) | 包含串聯、分路、返回電晶體的平衡式開關 | |
JP3278377B2 (ja) | マイクロ波送受信モジュール | |
JP4542367B2 (ja) | 超音波診断装置用の受信回路 | |
JP2006503498A (ja) | シリコンゲルマニウム・ヘテロ結合バイポーラトランジスタを使用した高速クロスポイントスイッチ及び方法 | |
KR19990021881A (ko) | 디멀티플렉서, 보호 스위치 유니트, 통신망 및 디멀티플렉싱 방법 | |
JP2007174064A (ja) | インピーダンス整合回路およびmmic電力増幅器 | |
JP2002111301A (ja) | マイクロ波回路 | |
JP2023151166A (ja) | スイッチ回路及びフロントエンド回路 | |
JPH05136674A (ja) | 高周波信号用スイツチ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050624 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070316 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070316 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070326 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070814 |