JPH05136674A - 高周波信号用スイツチ - Google Patents
高周波信号用スイツチInfo
- Publication number
- JPH05136674A JPH05136674A JP29423591A JP29423591A JPH05136674A JP H05136674 A JPH05136674 A JP H05136674A JP 29423591 A JP29423591 A JP 29423591A JP 29423591 A JP29423591 A JP 29423591A JP H05136674 A JPH05136674 A JP H05136674A
- Authority
- JP
- Japan
- Prior art keywords
- high frequency
- frequency signal
- voltage
- fets
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【構成】 入力された高周波信号を等分に分配する電力
分配器１を設ける。上記電力分配器１からの各信号を断
接するＦＥＴ３・８をそれぞれ設ける。ＦＥＴ３・８か
らの信号を合成する電力合成器９を設ける。 【効果】 各ＦＥＴ３・８の出力側であるソース電圧が
低減されるので、各ＦＥＴ３・８のゲート−ソース間電
圧がピンチオフ電圧以下となることが減少し、各ＦＥＴ
３・８のＯＮ／ＯＦＦ制御がより確実となる。したがっ
て、大電力の高周波信号が印加されても高周波信号の伝
達における歪みの発生が低減される。
分配器１を設ける。上記電力分配器１からの各信号を断
接するＦＥＴ３・８をそれぞれ設ける。ＦＥＴ３・８か
らの信号を合成する電力合成器９を設ける。 【効果】 各ＦＥＴ３・８の出力側であるソース電圧が
低減されるので、各ＦＥＴ３・８のゲート−ソース間電
圧がピンチオフ電圧以下となることが減少し、各ＦＥＴ
３・８のＯＮ／ＯＦＦ制御がより確実となる。したがっ
て、大電力の高周波信号が印加されても高周波信号の伝
達における歪みの発生が低減される。
Description
【０００１】
【産業上の利用分野】本発明は、無線機等で高周波信号
である送受信信号を同一のアンテナで切り替える高周波
信号用スイッチに関するものである。
である送受信信号を同一のアンテナで切り替える高周波
信号用スイッチに関するものである。
【０００２】
【従来の技術】従来、上記のような高周波信号用スイッ
チとしては、例えば図３に示すように、電界効果トラン
ジスタであるＦＥＴ２１〜２４を用いたものが知られて
おり、高周波信号の切り替えは、各ＦＥＴ２１〜２４の
ゲートに印加する電圧の制御によりなされる。
チとしては、例えば図３に示すように、電界効果トラン
ジスタであるＦＥＴ２１〜２４を用いたものが知られて
おり、高周波信号の切り替えは、各ＦＥＴ２１〜２４の
ゲートに印加する電圧の制御によりなされる。
【０００３】受信時、アンテナ（ＡＮＴ）から受信され
た信号は、増幅するための低雑音増幅器（図示せず）で
あるＲＸ側に送るために、ＦＥＴ２１・２３をＯＮ状態
とし、一方、ＦＥＴ２２・２４をＯＦＦ状態とするよう
にＣＯＮＴ．２５・２６端子に電圧をそれぞれ印加す
る。
た信号は、増幅するための低雑音増幅器（図示せず）で
あるＲＸ側に送るために、ＦＥＴ２１・２３をＯＮ状態
とし、一方、ＦＥＴ２２・２４をＯＦＦ状態とするよう
にＣＯＮＴ．２５・２６端子に電圧をそれぞれ印加す
る。
【０００４】上記の各ＦＥＴ２１〜２４がガリウムひ素
ＦＥＴの場合、各ＦＥＴ２１〜２４をＯＦＦにするため
には各ゲートにピンチオフ電圧以下の負電圧を印加する
必要がある。このため、各ＦＥＴ２１〜２４の制御に
は、供給され得る電圧で上記条件を満たす負電圧と、各
ＦＥＴ２１〜２４をＯＮさせるためのピンチオフ電圧以
上の電圧とが必要となる。
ＦＥＴの場合、各ＦＥＴ２１〜２４をＯＦＦにするため
には各ゲートにピンチオフ電圧以下の負電圧を印加する
必要がある。このため、各ＦＥＴ２１〜２４の制御に
は、供給され得る電圧で上記条件を満たす負電圧と、各
ＦＥＴ２１〜２４をＯＮさせるためのピンチオフ電圧以
上の電圧とが必要となる。
【０００５】一方、送信時、ＦＥＴ２２・２４をＯＮと
し、ＦＥＴ２１・２３をＯＦＦとするようにＣＯＮＴ．
２５・２６端子に電圧を印加する。このとき、送信に必
要な電力に信号を増幅する電力増幅器（ＴＸ側）からア
ンテナ（ＡＮＴ）には低インピーダンスであり、電力増
幅器（ＴＸ側）から低雑音増幅器（ＲＸ側）およびアン
テナ（ＡＮＴ）から低雑音増幅器（ＲＸ側）への経路に
は高インピーダンスとなる。このようにしてアンテナ
（ＡＮＴ）において送受信する高周波信号を切り替えて
いる。
し、ＦＥＴ２１・２３をＯＦＦとするようにＣＯＮＴ．
２５・２６端子に電圧を印加する。このとき、送信に必
要な電力に信号を増幅する電力増幅器（ＴＸ側）からア
ンテナ（ＡＮＴ）には低インピーダンスであり、電力増
幅器（ＴＸ側）から低雑音増幅器（ＲＸ側）およびアン
テナ（ＡＮＴ）から低雑音増幅器（ＲＸ側）への経路に
は高インピーダンスとなる。このようにしてアンテナ
（ＡＮＴ）において送受信する高周波信号を切り替えて
いる。
【０００６】
【発明が解決しようとする課題】ところが、上記従来の
構成では、ＦＥＴ２２のゲート−ソース間電圧はＣＯＮ
Ｔ．２６の制御電圧から上記ＦＥＴ２２のソース電圧を
減じた値となるので、回路のインピーダンスが５０Ωに
設定されている場合、送信側の電力増幅器から出力され
る信号の電力が、例えば２０ｄＢｍに達すると、ＦＥＴ
２２のソース側での電位は±３Ｖ以上となる。
構成では、ＦＥＴ２２のゲート−ソース間電圧はＣＯＮ
Ｔ．２６の制御電圧から上記ＦＥＴ２２のソース電圧を
減じた値となるので、回路のインピーダンスが５０Ωに
設定されている場合、送信側の電力増幅器から出力され
る信号の電力が、例えば２０ｄＢｍに達すると、ＦＥＴ
２２のソース側での電位は±３Ｖ以上となる。
【０００７】これにより、そのソース電位が正側にふれ
たとき、ＣＯＮＴ．２６からの制御電圧が、ＦＥＴ２２
をＯＮさせるために通常の状態におけるピンチオフ電圧
以上としても、ＦＥＴ２２のゲート−ソース間電圧がピ
ンチオフ電圧以下となることがある。よって、ＦＥＴ２
２が充分にＯＮとならず伝達される高周波信号に歪みを
生じ、線型性が要求される無線器などで使用できないと
いう問題点を有している。
たとき、ＣＯＮＴ．２６からの制御電圧が、ＦＥＴ２２
をＯＮさせるために通常の状態におけるピンチオフ電圧
以上としても、ＦＥＴ２２のゲート−ソース間電圧がピ
ンチオフ電圧以下となることがある。よって、ＦＥＴ２
２が充分にＯＮとならず伝達される高周波信号に歪みを
生じ、線型性が要求される無線器などで使用できないと
いう問題点を有している。
【０００８】
【課題を解決するための手段】本発明の高周波信号用ス
イッチは、以上の課題を解決するために、入力された高
周波信号の電力を複数に分配する電力分配器が設けら
れ、上記電力分配器からの各高周波信号を断接する電界
効果トランジスタ（以下、ＦＥＴという）がそれぞれ設
けられ、上記各ＦＥＴからの高周波信号を合成して出力
する電力合成器が設けられていることを特徴としてい
る。
イッチは、以上の課題を解決するために、入力された高
周波信号の電力を複数に分配する電力分配器が設けら
れ、上記電力分配器からの各高周波信号を断接する電界
効果トランジスタ（以下、ＦＥＴという）がそれぞれ設
けられ、上記各ＦＥＴからの高周波信号を合成して出力
する電力合成器が設けられていることを特徴としてい
る。
【０００９】
【作用】上記の構成によれば、前記電力分配器により分
配された電力は、各ＦＥＴの出力端（ソース側）におい
て各ＦＥＴのゲートに印加される高周波信号を断接する
ための制御電圧に対して、ゲート−ソース間電圧がピン
チオフ電圧以下とならない電力量とすることができるこ
とにより、各ＦＥＴのＯＮ／ＯＦＦ制御をより確実にで
きる。
配された電力は、各ＦＥＴの出力端（ソース側）におい
て各ＦＥＴのゲートに印加される高周波信号を断接する
ための制御電圧に対して、ゲート−ソース間電圧がピン
チオフ電圧以下とならない電力量とすることができるこ
とにより、各ＦＥＴのＯＮ／ＯＦＦ制御をより確実にで
きる。
【００１０】このことから、大電力の高周波信号が印加
された際、従来はＦＥＴのゲート−ソース間電圧がピン
チオフ電圧以下となって、ＦＥＴが充分にＯＮとならず
伝達される高周波信号に歪みを生じていたが、上記構成
は、各ＦＥＴのＯＮ／ＯＦＦ制御をより確実にできるこ
とから、高周波信号の伝達における歪みの発生が低減さ
れる。
された際、従来はＦＥＴのゲート−ソース間電圧がピン
チオフ電圧以下となって、ＦＥＴが充分にＯＮとならず
伝達される高周波信号に歪みを生じていたが、上記構成
は、各ＦＥＴのＯＮ／ＯＦＦ制御をより確実にできるこ
とから、高周波信号の伝達における歪みの発生が低減さ
れる。
【００１１】
【実施例】本発明の一実施例について図１および図２に
基づいて説明すれば、以下の通りである。高周波信号用
スイッチはマイクロ波集積回路として設けられ、そのマ
イクロ波集積回路には、誘電体からなる基板が用いら
れ、その基板の裏面に接地用導体が貼り付けられ、上記
の基板の表面に金属を蒸着・メッキおよびエッチングし
て伝送線路であるストリップラインの回路パターンが形
成されている。
基づいて説明すれば、以下の通りである。高周波信号用
スイッチはマイクロ波集積回路として設けられ、そのマ
イクロ波集積回路には、誘電体からなる基板が用いら
れ、その基板の裏面に接地用導体が貼り付けられ、上記
の基板の表面に金属を蒸着・メッキおよびエッチングし
て伝送線路であるストリップラインの回路パターンが形
成されている。
【００１２】次に、トランジスタ等の能動素子や、抵
抗、キャパシタ、インダクタ等の受動素子などの個別部
品が上記の回路パターンに半田付け、あるいは熱圧着し
て取り付けられている。なお、上記の基板としては、誘
電体であるガラスエポキシ、アルミナ等のセラミック
ス、フッ素樹脂等が用いられる。
抗、キャパシタ、インダクタ等の受動素子などの個別部
品が上記の回路パターンに半田付け、あるいは熱圧着し
て取り付けられている。なお、上記の基板としては、誘
電体であるガラスエポキシ、アルミナ等のセラミック
ス、フッ素樹脂等が用いられる。
【００１３】高周波信号用スイッチでは、図１に示すよ
うに、送信側の入力端子ＴＸより増幅されて入力される
高周波信号がデバイダ（電力分配器）１に接続され、そ
の高周波信号の電力が等分に分配されて、電力分配器１
からの各出力が、インピーダンスを整合するための整合
用ストリップライン２にそれぞれ接続されている。
うに、送信側の入力端子ＴＸより増幅されて入力される
高周波信号がデバイダ（電力分配器）１に接続され、そ
の高周波信号の電力が等分に分配されて、電力分配器１
からの各出力が、インピーダンスを整合するための整合
用ストリップライン２にそれぞれ接続されている。
【００１４】これら整合用ストリップライン２・２から
の出力は、高周波信号を断接する手段としてのＦＥＴ５
・７におけるドレイン・ソースを介してそれぞれ接地さ
れると共に、整合用ストリップライン２を介してＦＥＴ
（電界効果トランジスタ）３・８のソース電極にそれぞ
れ接続されている。
の出力は、高周波信号を断接する手段としてのＦＥＴ５
・７におけるドレイン・ソースを介してそれぞれ接地さ
れると共に、整合用ストリップライン２を介してＦＥＴ
（電界効果トランジスタ）３・８のソース電極にそれぞ
れ接続されている。
【００１５】各ＦＥＴ３・８のドレイン出力は、整合用
ストリップライン２をそれぞれ介して、入力された各高
周波信号の電力を合成するコンバイナ（電力合成器）９
にそれぞれ接続され、このコンバイナ９からの合成出力
はインピーダンス整合されてアンテナ（ＡＮＴ）に接続
されている。
ストリップライン２をそれぞれ介して、入力された各高
周波信号の電力を合成するコンバイナ（電力合成器）９
にそれぞれ接続され、このコンバイナ９からの合成出力
はインピーダンス整合されてアンテナ（ＡＮＴ）に接続
されている。
【００１６】一方、受信側では、アンテナ（ＡＮＴ）か
らの高周波信号が、整合用ストリップライン２を介して
ＦＥＴ６のドレインに接続され、このＦＥＴ６のソース
は整合用ストリップライン２を介してＦＥＴ４のドレイ
ンと出力端子ＲＸに接続されている。上記の各ＦＥＴ３
・４・５・６・７・８は高周波特性に優れた半導体、例
えばガリウムひ素やシリコン等からなっている。
らの高周波信号が、整合用ストリップライン２を介して
ＦＥＴ６のドレインに接続され、このＦＥＴ６のソース
は整合用ストリップライン２を介してＦＥＴ４のドレイ
ンと出力端子ＲＸに接続されている。上記の各ＦＥＴ３
・４・５・６・７・８は高周波特性に優れた半導体、例
えばガリウムひ素やシリコン等からなっている。
【００１７】また、ＦＥＴ３・４・８のゲートは、抵抗
１０をそれぞれ介してＣＯＮＴ．１に接続され、このＣ
ＯＮＴ．１の制御電圧によって各ＦＥＴ３・４・８がＯ
Ｎ／ＯＦＦ制御される。一方、ＦＥＴ５・６・７のゲー
トは、抵抗１０をそれぞれ介してＣＯＮＴ．２に接続さ
れ、このＣＯＮＴ．２の制御電圧によって各ＦＥＴ５・
６・７がＯＮ／ＯＦＦ制御される。
１０をそれぞれ介してＣＯＮＴ．１に接続され、このＣ
ＯＮＴ．１の制御電圧によって各ＦＥＴ３・４・８がＯ
Ｎ／ＯＦＦ制御される。一方、ＦＥＴ５・６・７のゲー
トは、抵抗１０をそれぞれ介してＣＯＮＴ．２に接続さ
れ、このＣＯＮＴ．２の制御電圧によって各ＦＥＴ５・
６・７がＯＮ／ＯＦＦ制御される。
【００１８】前記デバイダ１は、図２（ａ）に示すよう
に、特性インピーダンスＺ0 のマイクロストリップ１ａ
に基本周波数の波長Λに対して、長さΛ／４で特性イン
ピーダンス２1/2 Ｚ0 のマイクロストリップ１ｂを分岐
部として２本接続すれば、同位相で等しい電力に分割で
き、さらに、分岐部からの反射を防止するために、分岐
後長さΛ／４のところで分岐部同士を２Ｚ0 の分離抵抗
１１で結合し、それ以降のストリップ線１ａの特性イン
ピーダンスをＺ0 に戻してある。これにより、デバイダ
１では、入力された高周波信号の電力を等分に分配する
ことができる。
に、特性インピーダンスＺ0 のマイクロストリップ１ａ
に基本周波数の波長Λに対して、長さΛ／４で特性イン
ピーダンス２1/2 Ｚ0 のマイクロストリップ１ｂを分岐
部として２本接続すれば、同位相で等しい電力に分割で
き、さらに、分岐部からの反射を防止するために、分岐
後長さΛ／４のところで分岐部同士を２Ｚ0 の分離抵抗
１１で結合し、それ以降のストリップ線１ａの特性イン
ピーダンスをＺ0 に戻してある。これにより、デバイダ
１では、入力された高周波信号の電力を等分に分配する
ことができる。
【００１９】一方、前記コンバイナ９は、図２（ｂ）に
示すように、上記のデバイダ１とは逆の構成となってい
て、各in１から入力された高周波信号は、マイクロスト
リップ９ａを通って、合成抵抗１２とマイクロストリッ
プ９ｂの分岐点に到達するとき、合成抵抗１２に向かう
方のインピーダンスが、マイクロストリップ９ｂに向か
う方のインピーダンスより大きいため、各高周波信号は
合成抵抗１２より各マイクロストリップ９ｂの方へそれ
ぞれ進行し、合流点で合成される。ただし、合成抵抗１
２に流れる高周波信号の電流分も若干存在し損失とな
る。これにより、入力された各高周波信号の電力を合成
することができる。
示すように、上記のデバイダ１とは逆の構成となってい
て、各in１から入力された高周波信号は、マイクロスト
リップ９ａを通って、合成抵抗１２とマイクロストリッ
プ９ｂの分岐点に到達するとき、合成抵抗１２に向かう
方のインピーダンスが、マイクロストリップ９ｂに向か
う方のインピーダンスより大きいため、各高周波信号は
合成抵抗１２より各マイクロストリップ９ｂの方へそれ
ぞれ進行し、合流点で合成される。ただし、合成抵抗１
２に流れる高周波信号の電流分も若干存在し損失とな
る。これにより、入力された各高周波信号の電力を合成
することができる。
【００２０】次に、上記実施例の構成の動作について説
明すると、図１に示すように、送信側の入力端子ＴＸよ
り入力された高周波信号は、デバイダ１により等分に分
配される。このとき、ＦＥＴ３・４・８は、ＣＯＮＴ．
１端子に印加される制御電圧により、ＯＮ状態となって
おり、一方、ＦＥＴ５・６・７は、ＣＯＮＴ．２より印
加される制御電圧によってＯＦＦ状態となっている。
明すると、図１に示すように、送信側の入力端子ＴＸよ
り入力された高周波信号は、デバイダ１により等分に分
配される。このとき、ＦＥＴ３・４・８は、ＣＯＮＴ．
１端子に印加される制御電圧により、ＯＮ状態となって
おり、一方、ＦＥＴ５・６・７は、ＣＯＮＴ．２より印
加される制御電圧によってＯＦＦ状態となっている。
【００２１】ＦＥＴ３・８の出力側のインピーダンス
は、例えば50Ωに整合用ストリップライン２により整合
されているので、ＦＥＴ３・８のソース側では出力され
る電力にしたがって電圧が発生する。
は、例えば50Ωに整合用ストリップライン２により整合
されているので、ＦＥＴ３・８のソース側では出力され
る電力にしたがって電圧が発生する。
【００２２】ところで、従来は、送信側の電力増幅器か
ら出力される高周波信号の電力が、例えば２０ｄＢｍに
達すると、回路インピーダンスが50Ωの場合、高周波信
号を断接するＦＥＴのソース側での電位は±３Ｖ以上と
なり、そのソース電位が正側にふれたとき、ＦＥＴのゲ
ート−ソース間電圧はＣＯＮＴ．の制御電圧からソース
電圧を減じた値となる。
ら出力される高周波信号の電力が、例えば２０ｄＢｍに
達すると、回路インピーダンスが50Ωの場合、高周波信
号を断接するＦＥＴのソース側での電位は±３Ｖ以上と
なり、そのソース電位が正側にふれたとき、ＦＥＴのゲ
ート−ソース間電圧はＣＯＮＴ．の制御電圧からソース
電圧を減じた値となる。
【００２３】よって、ＦＥＴのゲート−ソース間電圧が
ピンチオフ電圧以下となる場合を生じることから、ＦＥ
Ｔが充分ＯＮとならない時を生じ、高周波信号を無歪み
で伝達することができなくなることから、線型性が要求
される無線器などで使用できなくなっていた。
ピンチオフ電圧以下となる場合を生じることから、ＦＥ
Ｔが充分ＯＮとならない時を生じ、高周波信号を無歪み
で伝達することができなくなることから、線型性が要求
される無線器などで使用できなくなっていた。
【００２４】しかしながら、上記構成では、デバイダ１
により入力された高周波信号が等分に分割されているの
で、各ＦＥＴ３・８のソース側で発生する電圧も低減さ
れることから、各ＦＥＴ３・８のゲートに印加される制
御電圧に対して、ゲート−ソース間電圧がピンチオフ電
圧以下となることが減少する。
により入力された高周波信号が等分に分割されているの
で、各ＦＥＴ３・８のソース側で発生する電圧も低減さ
れることから、各ＦＥＴ３・８のゲートに印加される制
御電圧に対して、ゲート−ソース間電圧がピンチオフ電
圧以下となることが減少する。
【００２５】これにより、上記構成は、入力端子ＴＸに
大電力の高周波信号が印加されても、各ＦＥＴ３・８の
ＣＯＮＴ．１によるＯＮ／ＯＦＦ制御がより確実にで
き、伝達される高周波信号を低歪みで伝達できて、高周
波信号の線型性を損なうことが回避される。
大電力の高周波信号が印加されても、各ＦＥＴ３・８の
ＣＯＮＴ．１によるＯＮ／ＯＦＦ制御がより確実にで
き、伝達される高周波信号を低歪みで伝達できて、高周
波信号の線型性を損なうことが回避される。
【００２６】また、各ＦＥＴ３・８から出力された各高
周波信号はコンバイナ９により再び合成され、出力端子
（ＡＮＴ）に供給される。このとき、受信側のＲＸに
は、ＦＥＴ６はＯＦＦであり、僅かに通過した高周波信
号の電力についてはＦＥＴ４がＯＮ状態であり短絡状態
となっているので、上記高周波信号は伝達されない。
周波信号はコンバイナ９により再び合成され、出力端子
（ＡＮＴ）に供給される。このとき、受信側のＲＸに
は、ＦＥＴ６はＯＦＦであり、僅かに通過した高周波信
号の電力についてはＦＥＴ４がＯＮ状態であり短絡状態
となっているので、上記高周波信号は伝達されない。
【００２７】このような高周波用スイッチは、容易にＩ
Ｃ（Integrated Circuit）化できて小型化でき、さらに
モノリシックＩＣに組み込むことも可能であるので、携
帯用無線機などに好適に使用される。
Ｃ（Integrated Circuit）化できて小型化でき、さらに
モノリシックＩＣに組み込むことも可能であるので、携
帯用無線機などに好適に使用される。
【００２８】なお、上記実施例の構成では、入力端子Ｔ
Ｘからの高周波信号を等分に分配した例を挙げたが、等
分に限定されることはなく、用いるＦＥＴ３・８の規格
などに応じて、それらの配分割合を変更してもよい。ま
た、入力端子ＴＸからの高周波信号を、３つ以上の複数
に分配するデバイダ１を設けることも可能であり、この
ときは、それぞれの出力信号に高周波信号を断接するＦ
ＥＴを設け、各ＦＥＴからの各信号を合成するコンバイ
ナを設ければよい。
Ｘからの高周波信号を等分に分配した例を挙げたが、等
分に限定されることはなく、用いるＦＥＴ３・８の規格
などに応じて、それらの配分割合を変更してもよい。ま
た、入力端子ＴＸからの高周波信号を、３つ以上の複数
に分配するデバイダ１を設けることも可能であり、この
ときは、それぞれの出力信号に高周波信号を断接するＦ
ＥＴを設け、各ＦＥＴからの各信号を合成するコンバイ
ナを設ければよい。
【００２９】
【発明の効果】本発明の高周波信号用スイッチは、以上
のように、入力された高周波信号の電力を複数に分配す
る電力分配器が設けられ、上記電力分配器からの各高周
波信号を断接するＦＥＴがそれぞれ設けられ、上記各Ｆ
ＥＴからの高周波信号を合成して出力する電力合成器が
設けられている構成である。
のように、入力された高周波信号の電力を複数に分配す
る電力分配器が設けられ、上記電力分配器からの各高周
波信号を断接するＦＥＴがそれぞれ設けられ、上記各Ｆ
ＥＴからの高周波信号を合成して出力する電力合成器が
設けられている構成である。
【００３０】それゆえ、大電力の高周波信号が印加され
た際、従来はＦＥＴのゲート−ソース間電圧がピンチオ
フ電圧以下となって、ＦＥＴが充分にＯＮとならず伝達
される高周波信号に歪みを生じていたが、上記構成は、
各ＦＥＴのＯＮ／ＯＦＦ制御をより確実にできることか
ら、高周波信号の伝達における歪みの発生が低減され
る。したがって、上記構成は、低電圧で大電力の高周波
信号の切り替えが可能となり、大電力が印加されても高
周波信号の伝達における線型性を損なうことが低減され
るという効果を奏する。
た際、従来はＦＥＴのゲート−ソース間電圧がピンチオ
フ電圧以下となって、ＦＥＴが充分にＯＮとならず伝達
される高周波信号に歪みを生じていたが、上記構成は、
各ＦＥＴのＯＮ／ＯＦＦ制御をより確実にできることか
ら、高周波信号の伝達における歪みの発生が低減され
る。したがって、上記構成は、低電圧で大電力の高周波
信号の切り替えが可能となり、大電力が印加されても高
周波信号の伝達における線型性を損なうことが低減され
るという効果を奏する。
【図１】本発明の高周波信号用スイッチのブロック図で
ある。
ある。
【図２】上記高周波信号用スイッチにおける電力分配器
と電力合成器の概略構成図である。
と電力合成器の概略構成図である。
【図３】従来の高周波信号用スイッチのブロック図であ
る。
る。
１ デバイダ（電力分配器） ３ ＦＥＴ（電界効果トランジスタ） ８ ＦＥＴ（電界効果トランジスタ） ９ コンバイナ（電力合成器）
Claims (1)
- 【請求項１】入力された高周波信号の電力を複数に分配
する電力分配器が設けられ、上記電力分配器からの各高
周波信号を断接する電界効果トランジスタがそれぞれ設
けられ、上記各電界効果トランジスタからの高周波信号
を合成して出力する電力合成器が設けられていることを
特徴とする高周波信号用スイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29423591A JPH05136674A (ja) | 1991-11-11 | 1991-11-11 | 高周波信号用スイツチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29423591A JPH05136674A (ja) | 1991-11-11 | 1991-11-11 | 高周波信号用スイツチ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05136674A true JPH05136674A (ja) | 1993-06-01 |
Family
ID=17805098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29423591A Pending JPH05136674A (ja) | 1991-11-11 | 1991-11-11 | 高周波信号用スイツチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05136674A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011013403A1 (ja) * | 2009-07-29 | 2011-02-03 | 京セラ株式会社 | トランスファーゲート回路ならびにそれを用いた電力合成回路，電力増幅回路，送信装置および通信装置 |
-
1991
- 1991-11-11 JP JP29423591A patent/JPH05136674A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011013403A1 (ja) * | 2009-07-29 | 2011-02-03 | 京セラ株式会社 | トランスファーゲート回路ならびにそれを用いた電力合成回路，電力増幅回路，送信装置および通信装置 |
| JP5204902B2 (ja) * | 2009-07-29 | 2013-06-05 | 京セラ株式会社 | トランスファーゲート回路ならびにそれを用いた電力合成回路，電力増幅回路，送信装置および通信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4959873A (en) | Transmission line switch | |
| US4637073A (en) | Transmit/receive switch | |
| US6271728B1 (en) | Dual polarization amplifier | |
| US5023494A (en) | High isolation passive switch | |
| US7508267B1 (en) | GaN based digital controlled broadband MMIC power amplifier | |
| JP3215292B2 (ja) | 半導体装置 | |
| US8467739B2 (en) | Monolithic integrated transceiver | |
| US5821813A (en) | Bidirectional amplifier | |
| EP2242103B1 (en) | Chip with field-effect transistors and contact bumps for flip-chip connection | |
| US4973918A (en) | Distributed amplifying switch/r.f. signal splitter | |
| JP2020184749A (ja) | 集積ドハティ増幅器 | |
| Shifrin et al. | A new power amplifier topology with series biasing and power combining of transistors | |
| JPH0775328B2 (ja) | 高周波スイッチ | |
| US5202649A (en) | Microwave integrated circuit device having impedance matching | |
| US5323064A (en) | Radio frequency signal frequency converter | |
| US6657497B1 (en) | Asymmetric, voltage optimized, wideband common-gate bi-directional MMIC amplifier | |
| US20190341960A1 (en) | Hybrid Coupler Based T/R Switch | |
| US6778036B2 (en) | High-frequency circuit device having isolator ports each having two terminals | |
| US7079400B2 (en) | High-frequency circuit | |
| US20020141168A1 (en) | High-frequency circuit board and semiconductor device using the high-frequency circuit board | |
| JPH05136674A (ja) | 高周波信号用スイツチ | |
| US7142052B2 (en) | Travelling wave amplifiers | |
| JP2959004B2 (ja) | 半導体集積回路 | |
| JP3448833B2 (ja) | 伝送線路及び半導体装置 | |
| GB2220538A (en) | Transmission line switch |