JP2959004B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2959004B2 JP2959004B2 JP33414489A JP33414489A JP2959004B2 JP 2959004 B2 JP2959004 B2 JP 2959004B2 JP 33414489 A JP33414489 A JP 33414489A JP 33414489 A JP33414489 A JP 33414489A JP 2959004 B2 JP2959004 B2 JP 2959004B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switching
- fet
- matching circuit
- mmic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
- Microwave Amplifiers (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体集積回路に関し、特に、ガリウム砒素
（GaAs）あるいはインジウムリン（InP）等の半絶縁性
化合物半導体基板上に形成されたマイクロ波モノリシッ
ク集積回路（以下、MMICと記す）に関する。
（GaAs）あるいはインジウムリン（InP）等の半絶縁性
化合物半導体基板上に形成されたマイクロ波モノリシッ
ク集積回路（以下、MMICと記す）に関する。
［従来の技術］ 半絶縁性化合物半導体基板の主面上に、電界効果トラ
ンジスタ（以下、FETと記す）構造を有する能動素子
と、この能動素子の機能を発揮させるような受動素子に
よる整合回路とを設けたMMICは、高周波特性に優れ、小
型化、低価格化が可能であることから、現在、数10GHZ
領域において実用化されつつある。
ンジスタ（以下、FETと記す）構造を有する能動素子
と、この能動素子の機能を発揮させるような受動素子に
よる整合回路とを設けたMMICは、高周波特性に優れ、小
型化、低価格化が可能であることから、現在、数10GHZ
領域において実用化されつつある。
第３図は、従来のMMICを説明するための回路図であ
る。
る。
マイクロ波帯で動作するMES構造のFETQ1のゲート側と
ドレイン側に、マイクロストリップ線路をはしご型に接
続して構成されたインピーダンス変換回路が、それぞれ
入力整合回路１、出力整合回路２として配置されてい
る。第３図の従来例では、入力整合回路１は、FETQ1の
ゲート側においてトランスミッションライン３、ショー
トスタブ４で構成されており、また、出力整合回路２
も、FETQ1のドレイン側において、トランスミッション
ライン５、ショートスタブ６で構成されている。そし
て、上記各整合回路は、ICチップ毎に画一的に形成され
たものであるので、従来のMMICは単機能的なものであっ
た。
ドレイン側に、マイクロストリップ線路をはしご型に接
続して構成されたインピーダンス変換回路が、それぞれ
入力整合回路１、出力整合回路２として配置されてい
る。第３図の従来例では、入力整合回路１は、FETQ1の
ゲート側においてトランスミッションライン３、ショー
トスタブ４で構成されており、また、出力整合回路２
も、FETQ1のドレイン側において、トランスミッション
ライン５、ショートスタブ６で構成されている。そし
て、上記各整合回路は、ICチップ毎に画一的に形成され
たものであるので、従来のMMICは単機能的なものであっ
た。
このMMICにおいて、上記各整合回路は、半導体基板上
への薄膜金属の堆積とフォトエッチングにより形成され
るものであるので、構成素子の形状、位置を極めて正確
にコントロールすることができる。したがって、上述の
MMICは、ディスクリート部品により構成された回路に比
べて均一な回路特性を有する。
への薄膜金属の堆積とフォトエッチングにより形成され
るものであるので、構成素子の形状、位置を極めて正確
にコントロールすることができる。したがって、上述の
MMICは、ディスクリート部品により構成された回路に比
べて均一な回路特性を有する。
［発明が解決しようとする課題］ 上述した従来のMMICは、回路定数が均一に形成できる
ので、画一的製品を大量に製造するのに向いている。し
かし、マイクロ波における回路の特性要求は画一的では
なく、例えば、周波数帯域に対する要求が12.0GHZ〜12.
3GHZ、12.2GHZ〜12.5GHZのように異なったり、また、整
合状態として、低雑音整合、高利得整合、高出力整合の
ように異なったものが要求される。
ので、画一的製品を大量に製造するのに向いている。し
かし、マイクロ波における回路の特性要求は画一的では
なく、例えば、周波数帯域に対する要求が12.0GHZ〜12.
3GHZ、12.2GHZ〜12.5GHZのように異なったり、また、整
合状態として、低雑音整合、高利得整合、高出力整合の
ように異なったものが要求される。
従って、MMICにおいては、同一規格のものを量産でき
る場合はほとんどなく、類似しながら少しずつ異なった
仕様のものが求められることが多い。そのため、従来技
術にあっては、MMIC本来の量産性、低価格性の特長を十
分に生かすことができなかった。さらに、従来のMMICは
その機能が単機能的であることからMMICが組み込まれた
装置の回路状態に応じて機能を切り換えることは不可能
なことであった。
る場合はほとんどなく、類似しながら少しずつ異なった
仕様のものが求められることが多い。そのため、従来技
術にあっては、MMIC本来の量産性、低価格性の特長を十
分に生かすことができなかった。さらに、従来のMMICは
その機能が単機能的であることからMMICが組み込まれた
装置の回路状態に応じて機能を切り換えることは不可能
なことであった。
［課題を解決するための手段］ 本発明の半導体集積回路は、半導体基板の一主面上に
設けられた電界効果トランジスタと、前記半導体基板の
一主面上に設けられた前記電界効果トランジスタに対す
る整合回路とを具備するものであって、前記整合回路
は、複数のマイクロストリップ線路と、前記複数のマイ
クロストリップ線路の中の一部のマイクロストリップ線
路と並列に接続されたスイッチングトランジスタとを備
え、前記スイッチングトランジスタの切り換えにより前
記整合回路の整合条件を変更することができるように構
成されていることを特徴とするものである。
設けられた電界効果トランジスタと、前記半導体基板の
一主面上に設けられた前記電界効果トランジスタに対す
る整合回路とを具備するものであって、前記整合回路
は、複数のマイクロストリップ線路と、前記複数のマイ
クロストリップ線路の中の一部のマイクロストリップ線
路と並列に接続されたスイッチングトランジスタとを備
え、前記スイッチングトランジスタの切り換えにより前
記整合回路の整合条件を変更することができるように構
成されていることを特徴とするものである。
［実施例］ 次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は、本発明の第１の実施例を説明するMMICの回
路図である。第１図において、MES構造のFETQ1のゲート
側とドレイン側に、マイクロストリップ線路をはしご型
に接続して構成されたインピーダンス変換回路が、入力
整合回路１、出力整合回路２として配置されている。
路図である。第１図において、MES構造のFETQ1のゲート
側とドレイン側に、マイクロストリップ線路をはしご型
に接続して構成されたインピーダンス変換回路が、入力
整合回路１、出力整合回路２として配置されている。
本実施例において、MES型FETQ1はゲート長0.5μｍ、
ゲート幅280μｍに形成されている。このFETQ1のゲート
側には、特性インピーダンス120Ωのマイクロストリッ
プ線路を波長の1/10相当の長さとしたトランスミッショ
ンライン３と特性インピーダンス30Ωのマイクロストリ
ップ線路によるショートスタブとで構成された入力整合
回路１が配置されているが、このうちショートスタブ機
能部は、波長の1/10相当の長さのスタブ4aと波長の1/20
相当の長さのショートスタブ4bとの直列回路で構成され
るが、この回路には、さらに、スタブ4aの一端を接地端
子に接続するゲート長0.5μｍ、ゲート幅1000μｍのMES
型スイッチングFETQ2と、スタブ4aとショートスタブ4b
との間に挿入されるゲート長0.5μｍ、ゲート幅1000μ
ｍのMES型スイッチングFETQ3とが付加されている。
ゲート幅280μｍに形成されている。このFETQ1のゲート
側には、特性インピーダンス120Ωのマイクロストリッ
プ線路を波長の1/10相当の長さとしたトランスミッショ
ンライン３と特性インピーダンス30Ωのマイクロストリ
ップ線路によるショートスタブとで構成された入力整合
回路１が配置されているが、このうちショートスタブ機
能部は、波長の1/10相当の長さのスタブ4aと波長の1/20
相当の長さのショートスタブ4bとの直列回路で構成され
るが、この回路には、さらに、スタブ4aの一端を接地端
子に接続するゲート長0.5μｍ、ゲート幅1000μｍのMES
型スイッチングFETQ2と、スタブ4aとショートスタブ4b
との間に挿入されるゲート長0.5μｍ、ゲート幅1000μ
ｍのMES型スイッチングFETQ3とが付加されている。
スイッチングFETQ2、Q3のゲートは、スイッチ切り換
えのために外部端子に接続され、0V（ON状態となる）乃
至−5V（OFF状態となる）の制御電圧が印加される。
えのために外部端子に接続され、0V（ON状態となる）乃
至−5V（OFF状態となる）の制御電圧が印加される。
このように構成されたMMICにおいては、FETQ2、Q3の
ゲート電圧を切り換えることにより、入力整合回路にお
けるスタブを実効的に波長の1/10または3/20相当の長さ
のショートスタブに、あるいはオープンスタブに切り換
えることができるので、このMMICを異なった特性が要求
される回路に用いることができる。
ゲート電圧を切り換えることにより、入力整合回路にお
けるスタブを実効的に波長の1/10または3/20相当の長さ
のショートスタブに、あるいはオープンスタブに切り換
えることができるので、このMMICを異なった特性が要求
される回路に用いることができる。
第２図は、本発明の第２の実施例を示す等価回路図で
ある。本実施例では、入力整合回路１をMES型FETQ1のゲ
ート側において、トランスミッションラインとショート
スタブ４と構成するに際して、トランスミッションライ
ン機能部をライン3a、ライン3bおよびライン3cの３スタ
ブとライン3aとライン3cとの間を接続するスイッチング
FETQ4とによって構成している。このトランスミッショ
ンラインにおいて、ライン3aおよびライン3bはそれぞれ
特性インピーダンス120Ωのマイクロストリップ線路を
波長の1/20相当の長さとし、ライン3cを特性インピーダ
ンス120Ωのマイクロストリップ線路を波長の1/10相当
の長さとしたラインにより構成し、スイッチングFETQ4
は、ゲート長0.5μｍ、ゲート幅1000μｍのMES型FETを
使用する。このFETQ4のゲートは先の実施例と同様に外
部端子に接続される。
ある。本実施例では、入力整合回路１をMES型FETQ1のゲ
ート側において、トランスミッションラインとショート
スタブ４と構成するに際して、トランスミッションライ
ン機能部をライン3a、ライン3bおよびライン3cの３スタ
ブとライン3aとライン3cとの間を接続するスイッチング
FETQ4とによって構成している。このトランスミッショ
ンラインにおいて、ライン3aおよびライン3bはそれぞれ
特性インピーダンス120Ωのマイクロストリップ線路を
波長の1/20相当の長さとし、ライン3cを特性インピーダ
ンス120Ωのマイクロストリップ線路を波長の1/10相当
の長さとしたラインにより構成し、スイッチングFETQ4
は、ゲート長0.5μｍ、ゲート幅1000μｍのMES型FETを
使用する。このFETQ4のゲートは先の実施例と同様に外
部端子に接続される。
なお、上記実施例では、入力側のみの整合回路を切り
換えるようにしていたが、出力側も切り換え可能とする
ことができる。
換えるようにしていたが、出力側も切り換え可能とする
ことができる。
［発明の効果］ 以上説明したように、本発明は、MMICにおいて整合回
路を複数に分割されたマイクロストリップ線路と、この
マイクロストリップ線路のうちの一部のものを高周波的
に短絡することのできるスイッチングFETおよび／また
は一部のマイクロストリップ線路を他の回路部分から遮
断することのできるスイッチングFETとにより構成した
ものであるので、本発明によれは、外部から上記FETの
ゲート電圧を切り換えることにより、整合回路の電気的
定数を電気的に切り換えて使用することができる。した
がって、本発明によれば、同一種類のICを例えば低雑音
増幅器と高利得増幅器に、あるいは12.0〜12.3GHZ増幅
器と12.2〜12.5GHZ増幅器に切り換えて使用することが
できるので、同一種類のMMICのまとまった生産が可能と
なり、量産によるコスト低減効果が得られる。
路を複数に分割されたマイクロストリップ線路と、この
マイクロストリップ線路のうちの一部のものを高周波的
に短絡することのできるスイッチングFETおよび／また
は一部のマイクロストリップ線路を他の回路部分から遮
断することのできるスイッチングFETとにより構成した
ものであるので、本発明によれは、外部から上記FETの
ゲート電圧を切り換えることにより、整合回路の電気的
定数を電気的に切り換えて使用することができる。した
がって、本発明によれば、同一種類のICを例えば低雑音
増幅器と高利得増幅器に、あるいは12.0〜12.3GHZ増幅
器と12.2〜12.5GHZ増幅器に切り換えて使用することが
できるので、同一種類のMMICのまとまった生産が可能と
なり、量産によるコスト低減効果が得られる。
また、このMMICを用いる装置内に信号検出回路を設
け、この検出信号を処理してMMICの外部制御端子に戻す
ことによりシステムの機能切り換えも自動的に行えるの
で、システムアプリケーションも広げることができる。
け、この検出信号を処理してMMICの外部制御端子に戻す
ことによりシステムの機能切り換えも自動的に行えるの
で、システムアプリケーションも広げることができる。
第１図、第２図は、それぞれ本発明の実施例の等価回路
図、第３図は、従来例の等価回路図である。 Q1……MES型FET、Q2〜Q4……MES型スイッチングFET、１
……入力整合回路、２……出力整合回路、３、５……ト
ランスミッションライン、3a、3b、3c……ライン、４、
4b、６……ショートスタブ、4a……スタブ。
図、第３図は、従来例の等価回路図である。 Q1……MES型FET、Q2〜Q4……MES型スイッチングFET、１
……入力整合回路、２……出力整合回路、３、５……ト
ランスミッションライン、3a、3b、3c……ライン、４、
4b、６……ショートスタブ、4a……スタブ。
Claims (1)
- 【請求項１】半導体基板の一主面上に設けられた電界効
果トランジスタと、前記半導体基板の一主面上に設けら
れた前記電界効果トランジスタに対する整合回路とを具
備する半導体集積回路において、前記整合回路は、複数
のマイクロストリップ線路と、前記複数のマイクロスト
リップ線路の中の一部のマイクロストリップ線路と並列
に接続されたスイッチングトランジスタとを備え、前記
スイッチングトランジスタの切り換えにより前記整合回
路の整合条件を変更することができるように構成されて
いることを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33414489A JP2959004B2 (ja) | 1989-12-22 | 1989-12-22 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33414489A JP2959004B2 (ja) | 1989-12-22 | 1989-12-22 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03195108A JPH03195108A (ja) | 1991-08-26 |
| JP2959004B2 true JP2959004B2 (ja) | 1999-10-06 |
Family
ID=18274024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33414489A Expired - Fee Related JP2959004B2 (ja) | 1989-12-22 | 1989-12-22 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2959004B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0766609A (ja) * | 1993-08-25 | 1995-03-10 | Nec Corp | インピーダンス整合回路 |
| JPH1056305A (ja) * | 1996-08-09 | 1998-02-24 | Mitsubishi Electric Corp | インピーダンス整合回路，及び測定用薄膜プローブ |
| JP3951123B2 (ja) | 2002-12-04 | 2007-08-01 | 日本電気株式会社 | 増幅回路 |
| JP4838572B2 (ja) * | 2005-11-24 | 2011-12-14 | 株式会社エヌ・ティ・ティ・ドコモ | 安定化回路、マルチバンド増幅回路 |
-
1989
- 1989-12-22 JP JP33414489A patent/JP2959004B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03195108A (ja) | 1991-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5081706A (en) | Broadband merged switch | |
| JPS63238716A (ja) | スイッチ回路 | |
| JP2643662B2 (ja) | 高出力電界効果トランジスタ増幅器 | |
| EP0600548B1 (en) | Compact cascadable microwave amplifier circuits | |
| US4423388A (en) | RF Amplifier circuit employing FET devices | |
| US4549197A (en) | Common-gate GaAs FET design for monolithic microwave integrated circuits | |
| US5202649A (en) | Microwave integrated circuit device having impedance matching | |
| JPS6349402B2 (ja) | ||
| US5546049A (en) | Frequency scalable pre-matched transistor | |
| JP2959004B2 (ja) | 半導体集積回路 | |
| US5386130A (en) | Semiconductor device comprising a broadband and high-gain monolithic integrated circuit for a distributed amplifier | |
| US6710426B2 (en) | Semiconductor device and transceiver apparatus | |
| US4908531A (en) | Monolithic active isolator | |
| KR100375520B1 (ko) | 선형화기 | |
| US4878033A (en) | Low noise microwave amplifier having optimal stability, gain, and noise control | |
| US6730945B2 (en) | Semiconductor device | |
| JP3005416B2 (ja) | マイクロ波・ミリ波モノリシック集積回路 | |
| JPH0562844B2 (ja) | ||
| US4786881A (en) | Amplifier with integrated feedback network | |
| JP3062358B2 (ja) | マイクロ波集積回路素子 | |
| US5338989A (en) | Microwave integrated circuit | |
| JP2996929B2 (ja) | マイクロ波スイッチ素子 | |
| US6521972B1 (en) | RF power transistor having low parasitic impedance input feed structure | |
| JPH07321130A (ja) | 半導体装置 | |
| JPS6349922B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |