KR20040017345A - 전송 라인 장치 - Google Patents

전송 라인 장치 Download PDF

Info

Publication number
KR20040017345A
KR20040017345A KR10-2004-7000946A KR20047000946A KR20040017345A KR 20040017345 A KR20040017345 A KR 20040017345A KR 20047000946 A KR20047000946 A KR 20047000946A KR 20040017345 A KR20040017345 A KR 20040017345A
Authority
KR
South Korea
Prior art keywords
transmission line
transmission lines
transmission
input
impedance
Prior art date
Application number
KR10-2004-7000946A
Other languages
English (en)
Other versions
KR100904845B1 (ko
Inventor
비엔스트라휴고
반데르헤이즈덴에드윈
산둘레아누미하이에이티
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20040017345A publication Critical patent/KR20040017345A/ko
Application granted granted Critical
Publication of KR100904845B1 publication Critical patent/KR100904845B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/52—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements
    • H04Q3/521—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements using semiconductors in the switching stages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/52—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1302—Relay switches
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1304—Coordinate switches, crossbar, 4/2 with relays, coupling field
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13305—Transistors, semiconductors in general
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13306—Ferro-electric elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)
  • Electronic Switches (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

본 발명에 따른 전송 라인 장치는 유효 특성 임피던스를 각각 갖는 제 1 복수의 전송 라인을 포함한다. 상기 전송 라인 장치는 또한 제 2 복수의 전송 라인을 포함하며, 상기 제 1 복수의 전송 라인은 복수의 스위칭 소자에 결합된다. 상기 복수의 스위칭 소자는 입력 신호를 제 1 복수의 전송 라인 중 하나의 전송 라인으로부터 제 2 복수의 전송 라인 중 적어도 하나의 전송 라인으로 재지정한다. 상기 전송 라인 장치는, 복수의 스위칭 소자 중 각각의 스위칭 소자가 유효 특성 임피던스에 비해 비교적 높은 입력 임피던스를 가지며 유효 특성 임피던스에 비해 비교적 높은 출력 임피던스를 갖는 것을 특징으로 한다. 또한, 상기 제 1 복수의 전송 라인 중 각각의 전송 라인은 또한 상기 전송 라인의 유효 특성 임피던스와 실질적으로 동일한 임피던스에 결합된다.

Description

전송 라인 장치{A TRANSMISSION LINES ARRANGEMENT}
그러한 해법은 US-A-6175239B1에 공지되어 있다. 이 공지 해법에 따르면, 버퍼의 출력에 결합된 전송 라인을 포함하는 통신 시스템에서, 전송 라인의 유효임피던스를 결정하는 장치가 제공된다. 상기 장치에 의해 제공된 정보는 버퍼의 출력 임피던스를 제어하는데 사용된다. 상기 장치는 또한 컴퓨터 네트워크에 사용되는데,, 유효 특성 임피던스를 결정하는 프로세스는 컴퓨터가 시동될 때마다 발생한다. 여기서는, 수평으로 분산된 전송 라인에 결합된 스위치 중 일부가 ON이고 다른 스위치는 OFF이며 이 때문에 수평 전송 라인의 특성 임피던스에 영향을 미치기 때문에, 전술한 장치가 크로스포인트 매트릭스 스위칭 회로에 적용가능하지 않다고 언급되어 있다. 조정 프로세스, 예를 들면 버퍼의 출력 임피던스를 전송 라인의 유효 임피던스에 적응시키는 것은, 적어도 하나의 스위치가 그 상태를 변경할 때마다 발생한다. 조정 프로세스는 시간 소모적이기 때문에, GHz 주파수에서 동작하는 회로에서는 상기 방법이 잘 적용되지 않는다. 또한, 수평 라인들이 항상 스위치에만 결합되어 있기 때문에, 보다 단순한 조정 방법이 적용되어야 한다.
본 발명은 유효 특성 임피던스를 갖는 제 1 복수의 전송 라인과 제 2 복수의 전송 라인을 포함하는 전송 라인 장치에 관한 것으로, 상기 제 1 복수의 전송 라인은 복수의 스위칭 소자에 결합되고, 상기 복수의 스위칭 소자는 입력 신호를 상기 제 1 복수의 전송 라인 중 하나의 전송 라인으로부터 상기 제 2 복수의 전송 라인 중 적어도 하나의 전송 라인으로 재지정한다.
크로스포인트(crosspoint) 매트릭스 스위칭 회로와 같은, 기가헤르츠(GHz) 주파수에서 동작하는 현재의 통신 회로에서, 회로부들 간의 가장 흔한 회로 접속은 특성 임피던스를 갖는 전송 라인과 유사하게 동작하는 것으로 여겨질 수 있다. 전송 라인의 예로는 전화선, 도파관, 컴퓨터 간 접속을 들 수 있다.
이러한 크로스포인트 매트릭스 스위칭 회로에서, 입력 신호는 스위칭 소자를 통해 적어도 하나의 출력으로 재지정되는데, 예를 들면, 브로드캐스팅 모드에서 입력 신호가 동시에 모든 출력으로 재지정된다. 일반적으로 그러한 크로스포인트 매트릭스 회로는, n 개의 수평 전송 라인, 즉 제 1 복수의 전송 라인 및 m 개의 수직 전송 라인, 즉 제 2 복수의 전송 라인을 포함하는 양방향 어레이로서 상징적으로 표현될 수도 있다. 임의의 수평 전송 라인과 임의의 수직 전송 라인 사이의 어떠한 교차점에서도, 예를 들면 수평 전송 라인 상의 인입 신호를 적어도 하나의 수직 전송 라인으로 재지정하는 스위치 소자가 존재한다. 따라서, 스위치는 수평 라인 및 수직 라인 상에 분산되는 것으로 여겨질 수 있다. 스위치 소자는 입력 및 출력을 가지며 이진 신호에 의해 제어되는 전자 소자이다. 이진 신호가 두 개의 가능한 상태 중 하나, 예를 들면 0이면, 스위치의 입력에 존재하는 신호는 스위치의 출력에도 존재하며, 그 스위치는 ON이다. 그렇지 않고, 이진 신호가 다른 상태, 즉 1이면, 스위치의 입력에 존재하는 신호는 스위치의 출력에 존재하지 않고 그 스위치는 OFF이다. 각각의 수평 라인에 있어서, 하나 이상 또는 가능하게는 모든 스위치가 ON일 수도 있다. 각각의 수직 라인에 있어서, 단지 하나의 스위치만 ON이다. 또한 각각의 수평 전송 라인은 입력 및 출력을 갖는 드라이버에 의해 구동된다고 여겨진다. 드라이버의 입력은 입력 임피던스 접속, 예를 들면 50 ohm으로 적응되며, 그 출력은 수평 라인의 특성 임피던스로 적응된다. 수평 전송 라인은 스위칭 소자에 결합되기 때문에, 상기 스위칭 소자의 입력 임피던스는 전송 라인의 특성 임피던스에 영향을 미치는데, 특성 임피던스는 유효 특성 임피던스가 된다. 따라서, 수평 전송 라인의 유효 특성 임피던스에 대해 입력 신호 임피던스의 무결성을 유지하기 위해, 상기 드라이버는 유효 특성 임피던스에 적응되어야 한다.
도 1은 본 발명에 따른 전송 라인 장치의 블록도.
도 2는 본 발명의 일실시예에 따른 전압-전류 변환기의 2극(bipolar) 실시예를 도시한 도면.
도 3은 본 발명의 다른 실시예에 따른 전송 라인의 부분들을 이용하는 전송 라인 장치를 도시한 도면.
따라서, 본 발명의 목적은 크로스포인트 매트릭스 회로에 사용되기에 적합한 전송 라인 장치를 제공하는 것이다. 본 발명의 다른 목적은, 경로, 즉 입력으로부터 선택된 출력으로의 경로와 상당히 독립적인 입력 신호의 지연을 갖는 전송 라인 장치를 제공하는 것이다.
본 발명에 따르면, 이 목적은, 복수의 스위칭 소자 중 각각의 스위칭 소자가 유효 특성 임피던스에 비해 비교적 높은 입력 임피던스를 가지며 상기 유효 특성 임피던스에 비해 비교적 높은 출력 임피던스를 가지며, 제 1 복수의 전송 라인 중각각의 전송 라인이 또한 상기 전송 라인의 유효 특성 임피던스와 실질적으로 동일한 임피던스에 결합되는 것을 특징으로 하는 서두에 개시된 장치에서 달성된다.
스위칭 소자가 서로로부터 거리 D만큼 떨어져서 위치한다고 가정하면, 전송 라인의 각 부분은 용량(Cd)을 특징으로 한다. 스위칭 소자의 입력 임피던스의 영향을 최소화하기 위해, 이들의 입력 캐패시턴스는 Cd보다 훨씬 더 낮아야 한다.
또한, 스위칭 소자의 입력 저항은, 최악의 경우, 즉 전송 라인에 결합된 모든 스위치들이 ON일 때, 전송 라인의 전체 임피던스가 실질적으로 영향을 받지 않도록, 전송 라인의 특성 임피던스보다 훨씬 더 높아야 한다. 전송 라인 장치가 칩 내에 구현되면, 길이 D를 갖는 부분의 캐패시턴스 및 특성 임피던스가 알려지며, 유효 특성 임피던스의 전체 식별이 이루어진다. 이러한 환경 하에서, 유효 전송 라인 임피던스와 동일한 저항이 전송 라인의 끝에 결합된다.
스위칭 소자들의 출력은 수직 전송 라인에 결합되고, 한 순간에 단 하나의 스위칭 소자만이 ON 된다. 이러한 상황 하에서, 다른 스위칭 소자의 출력은 전송 라인을 통해 신호의 전송에 영향을 미치지 않아야 하는데, 즉 스위칭 소자의 어느 것도 그 신호에 대한 수신기가 되어서는 안된다. 결국, 스위칭 소자의 출력 임피던스는 전송 라인의 유효 특성 임피던스보다 훨씬 더 커야 한다.
본 발명의 일실시예에서, 전송 라인 장치는 스위칭 소자로서 스위칭 가능한 전압-전류(V-I) 변환기를 포함한다. 스위칭 가능한 V-I 변환기는, 스위칭 소자들이 사전에 제공될 때 이들 스위칭 소자에 대한 조건을 만족시키는 비교적 높은 입력 임피던스 및 비교적 높은 출력 임피던스를 갖는다. 스위칭 가능한 V-I 변환기는 스위칭 소자의 일례로서 예시를 위해 선택되었으며, 당업자라면 트랜스임피던스 증폭기와 같은 고 입력 임피던스 및 고 출력 임피던스를 갖는 기타 스위칭 소자를 사용할 수 있음을 주지하라.
본 발명의 다른 실시예에서, 복수의 스위칭 소자는 차동 스위칭 소자이다. 이 특징은 전송 라인이 놓여지는 기판에 대한 크로스토크를 감소시킨다. 그렇지 않으면, 싱글 엔디드(single ended) 신호가 사용될 때 이 영향이 커진다.
본 발명의 다른 실시예에서, 제 1 복수의 전송 라인은 또한 입력 신호에 적응하기 위해 제 1 복수의 입력 버퍼에 결합되고, 상기 제 2 복수의 전송 라인은 또한 재지정된 신호를 전송하기 위해 제 2 복수의 출력 버퍼에 결합된다. 버퍼는 전송 라인을 외부 입력 접속, 예를 들면, 전송 라인의 특성 임피던스와 거의 같은 2x50 ohm 버퍼의 출력 임피던스에 적응시키는데 유용하다.
본 발명의 다른 실시예에서, 전송 라인 장치는 제 1 복수의 전송 라인의 각각의 전송 라인이 전송 라인의 부분을 포함하고, 제 2 복수의 전송 라인의 각각의 전송 라인이 전송 라인의 부분을 포함하는 것을 특징으로 한다. 전송 라인 장치는 전송 라인의 제 1 부분을 결합시키는 제 3 복수의 지연 소자와, 전송 라인의 제 2 부분을 결합시키는 제 4 복수의 지연 소자를 더 포함한다. 제 1 복수의 전송 라인의 임의의 라인 및 제 2 복수의 전송 라인의 임의의 라인을 통해 전달되는 신호의 총 지연은 그 신호가 통과하는 상기 제 1 복수의 부분들 중 어느 하나 및 상기 제 2 복수의 부분들 중 어느 하나에 대해 독립적이다.
아주 높은 주파수, 즉, GHz 범위의 입력 신호가 비교적 긴 전송 라인을 통과할 때, 입력 신호가 열화되고, 상기 장치를 통한 입력 신호의 전체 지연이 신호 경로, 즉, 전송 라인의 경로에 의존한다는 것을 관측할 수 있다. 지연을 거의 동일하게 하기 위해, 전송 라인은 지연 소자에 결합된 전송 라인의 부분들을 포함하여, 상기 장치를 통한 입력 신호의 지연이 상기 장치를 통한 경로와 실질적으로 무관하게 된다.
본 발명의 상기 및 다른 특징들은 첨부한 도면을 참조로 한 본 발명의 전형적인 실시예의 상세한 설명으로부터 명확해질 것이다.
도 1은 본 발명에 따른 전송 라인 장치의 블록도이다. 상기 장치(1)는 수평 라인인 제 1 복수의 전송 라인(30)과, 수직 라인인 제 2 복수의 전송 라인(40)을 포함한다. 상기 장치(1)는 수평 라인(30)에 결합된 입력 버퍼(10)와 수직라인(40)에 결합된 출력 버퍼(20)를 더 포함한다. 입력 버퍼(10)는 예를 들어 2x50 ohm의 외부 용량에 적응된 입력과, 수평 라인의 특성 임피던스에 적응된 출력을 갖는다. 출력 버퍼(20)는 입력 및 출력을 갖는다. 입력에서 수신된 입력 신호는 재조정되고, 그 출력은 예를 들어 2x50 ohm의 외부 용량으로 적응된다. 상기 장치는 복수의 절환가능한 전압-전류(V-I) 변환기(50)를 더 포함하고, 각각의 상기 V-I(50)는 수평 라인(30)에 결합된 입력과 수직 라인(40)에 결합된 출력을 갖는다. 임의의 V-I 변환기는 두 개의 이진 상태, 즉, V-I 변환기가 그 입력에서 제공받은 신호를 출력에서 전송할 때 ON 상태를, 입력에 존재하는 신호가 V-I 출력에서 전송되지 않을 때 OFF 상태를 갖는다. 임의의 수평 라인(30)에 결합된 m 개의 V-I 변환기(50)와 임의의 수직 라인(40)에 결합된 n 개의 V-I 변환기(50)가 있다고 간주한다. 동일한 수평 라인에 결합된 입력을 갖는 V-I 변환기(50)는 수평 변환기 세트로 분류된다. 동일한 수직 라인에 결합된 출력을 갖는 V-I 변환기(50)는 수평 변환기 세트로 분류된다. 또한, 두 개의 연속하는 수평 변환기(50) 사이에 물리적 거리(D)가 있고, 두 개의 연속하는 수직 변환기 사이에 다른 물리적 거리(D')가 있다고 가정한다. 바람직하게는 버퍼 및 V-I 변환기(50)는 차동이며 그 결과 수평 및 수직 라인 또한 차동이다. 이 특징은, 전송 라인이 배치되는 기판에 크로스토크를 감소시킴으로써 신호대 잡음비를 개선시킨다. 싱글 엔디드(single ended) 신호가 사용되면, 이 영향은 더 크다.
한 순간에, 수직 라인에 결합된 단지 하나의 수직 변환기가 ON이면, 동일한 시간에, 적어도 수평 라인에 결합된 수평 변환기는 ON이다. 이른바 브로드캐스팅커플링에서 수평 라인에 결합된 모든 수평 변환기는 ON이다. 최악의 경우, 모든 m 개의 수평 변환기가 수평 라인에 결합될 때, 즉 브로드캐스팅 모드에서, 수평 라인을 로딩하는 총 임피던스는 Zi/m(여기서, Zi는 임의의 수평 변환기의 입력 임피던스이다. 수평 라인을 통한 신호 전송에 아주 작은 영향을 미치기 위해, 임의의 수평 변환기의 입력 임피던스는 다음과 같이 되어야 한다.
(1)
(1)에서, Z0는 수평 라인의 특성 임피던스이다. 불행히도 다음 식으로 계산될 수 있는 기생 캐패시턴스가 항상 존재한다.
(2)
식 (2)에서, εr은 전송 라인 재료의 상대 유전율이고 c는 광속이다. 수평 변환기의 입력 캐패시턴스의 효과를 최소화하기 위해, 그 입력 캐패시턴스(Ci)는 캐패시턴스(Cd)보다 더 낮아야 한다. 입력 임피던스가 식 (1)을 만족할 경우, 이들 캐패시턴스의 전체적인 효과는 수평 라인의 특성 임피던스의 변형으로, 식 (3)과 같은 유효 특성 임피던스가 된다.
(3)
임의의 입력의 무결성을 유지하기 위해, 각 수평 라인은 유효 특성 임피던스(60) 상에서 종결되어야 한다.
도 2는 본 발명의 일실시예에 따른 전압-전류 변환기의 2극 실시예를 도시한도면이다. V-I 변환기는 이미터 폴로워로서 접속된 트랜지스터(T1, T2)로 구현된 입력 단을 가지며, 트랜지스터(T1, T2)는 두 개의 입력 단자 입력에 결합된다. 상기 트랜지스터(T1, T2)는 제 1 전류원(I1)을 통해 공급되고, 이들은 또한 제 2 전류원(I2)을 통해 공급된 트랜지스터(T3, T4)의 차동 쌍에 결합된다. 트랜지스터(T3, T4)의 쌍은 또한 이미터 폴로워로서 접속되어 제 3 전류원(I3)을 통해 공급되는 트랜지스터(T5, T6)에 결합된다. 트랜지스터(T5, T6)는 제 4 전류원(I4)을 통해 공급된 다른 차동 쌍(T7, T8)에 결합된다.
트랜지스터(T7, T8)는 고 출력 임피던스를 갖는 차동 전류 발생기를 형성한다. 전류 발생기의 출력 전류는 출력 버퍼(20)의 입력에서 충분한 신호 스윙을 제공할 정도로 커야 한다. 큰 출력 전류를 제공할 때, 트랜지스터(T7, T8)의 입력 캐패시턴스는 크며, 동시에 입력 임피던스는 비교적 낮다. 이러한 환경 하에서, 차동 전류 발생기의 입력은 수평 라인에 결합될 수 없다. 또한, V-I의 상태, 즉 V-I가 ON인지 OFF인지에 따라서 입력 캐패시턴스 및 입력 임피던스의 값 사이에는 큰 차가 있다. 이것이 이미터 폴로워로서 작용하는 트랜지스터(T5, T6)가 제공되는 이유이다. V-I 변환기의 입력에서, 트랜지스터(T1, T2)는 트랜지스터(T7, T8)의 차동 쌍의 공급 전류(I4)보다 훨씬 더 낮은 전류를 공급받는다. 그 결과, 트랜지스터(T1, T2)가 이미터 폴로워이기 때문에, 입력 캐패시턴스가 낮아지고, 입력 임피던스는 높아진다. 입력에 도달하는 차동 신호 입력은 트랜지스터(T1, T2)를 통해 트랜지스터(T3, T4)의 차동 쌍으로 전송된다. 트랜지스터(T3, T4)의 차동 쌍은 V-I 변환기에서의 손실을 보상하기 위해 입력 신호를 증폭한다. 증폭된 신호는버퍼 역할을 하는 이미터 폴로워(T5, T6)를 통해 추가적인 차동 쌍(T7, T8)으로 전송된다.
도 3은 본 발명의 다른 실시예에 따른 전송 라인의 부분을 이용하는 전송 라인 장치를 도시한 것이다. 전송 라인 장치가 고 주파수 애플리케이션, 즉 GHz에 사용되고, 수평 및 수직 라인의 크기가 증가하면, 유효 특성 임피던스로서 이들의 파라미터를 보다 양호하게 제어하기 위해 상기 라인의 길이를 제한하는 것이 유용하다. 전송 장치(1)는 버퍼(70)를 통해 서로 결합된 두 부분(U, U')을 갖는 수평 라인을 포함하는데, 상기 부분(U')은 상기 부분(U')의 유효 특성 임피던스(60) 상에서 끝난다. 수직 라인은 다른 버퍼(80)를 통해 서로 결합된 전송 라인(V, V')의 부분을 포함한다. 여기서 버퍼(70, 80)는 입력 임피던스에 대한 적절한 입력 및 출력 적응과 라인들의 유효 특성 임피던스를 각각 갖는 도 2에 도시한 회로일 수 있다. 또한 버퍼들은 그들이 선택될 때에만 라인에 결합되므로 전체 장치의 소비 전력이 감소한다.
장치(1)의 임의의 입력으로부터 임의의 출력으로 전달되는 입력 신호의 시간 지연을 등화하기 위해, 두 개의 부가적인 버퍼(71, 81)가 추가된다. 예를 들면, 출력(O1)에서 출력되는 입력(I1)에 인가된 입력 신호는, 출력(Om)에서 출력되는 동일 신호와 실질적으로 동등하게 지연된다. 전술한 두 신호 간의 지연 차는 스큐라고 하는데, 많은 상황에서 최소화되는 것이 바람직하다. 상기 신호 경로와 실질적으로 독립적인 장치를 통해 임의의 입력 신호를 지연시키기 위해 부가적인 버퍼(71, 81)가 추가된다.
본 발명의 보호 범위는 본 명세서에 개시된 실시예에 한정되지 않는다는 것을 상기하라. 본 발명의 목적은 청구범위 내의 참조 번호에 한정되지도 않는다. "포함"이라는 단어는 청구범위에 언급된 것 이외의 다른 부분들이 있다는 것을 의미한다. 한정되지 않은 요소는 복수 개 있을 수도 있다. 본 발명의 일부를 형성하는 수단은 전용 하드웨어의 형태 또는 범용 프로세서의 형태로 구현될 수도 있다. 본 발명은 각각의 새로운 특징 또는 특징들의 조합에 있다.

Claims (6)

  1. 유효 특성 임피던스를 각각 갖는 제 1 복수의 전송 라인(30)과 제 2 복수의 전송 라인(40)을 포함하는 전송 라인 장치(1)로서,
    상기 제 1 복수의 전송 라인(30)은 복수의 스위칭 소자(50)에 결합되고, 상기 복수의 스위칭 소자(50)는 입력 신호를 상기 제 1 복수의 전송 라인(30) 중 하나의 전송 라인으로부터 상기 제 2 복수의 전송 라인(40) 중 적어도 하나의 전송 라인으로 재지정하고,
    상기 복수의 스위칭 소자(50) 중 각각의 스위칭 소자는 상기 유효 특성 임피던스에 비해 비교적 높은 입력 임피던스를 가지며 상기 유효 특성 임피던스에 비해 비교적 높은 출력 임피던스를 가지며,
    상기 제 1 복수의 전송 라인(30) 중 각각의 전송 라인은 또한 상기 전송 라인의 유효 특성 임피던스와 실질적으로 동일한 임피던스(60)에 결합되는
    전송 라인 장치.
  2. 제 1 항에 있어서,
    상기 복수의 스위칭 소자(50)는 스위칭 가능한 전압-전류 변환기인 전송 라인 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 복수의 스위칭 소자(50)는 차동 스위칭 소자인 전송 라인 장치.
  4. 제 1 항에 있어서,
    상기 제 1 복수의 전송 라인(30)은 또한 입력 신호에 적응하기 위해 제 1 복수의 입력 버퍼(10)에 결합되고, 상기 제 2 복수의 전송 라인은 또한 상기 재지정된 신호를 전송하기 위해 제 2 복수의 출력 버퍼(20)에 결합되는 전송 라인 장치.
  5. 제 1 항에 있어서,
    상기 제 1 복수의 전송 라인(30)의 각각의 전송 라인은 전송 라인의 부분(U, U')을 포함하고, 상기 제 2 복수의 전송 라인(40)의 각각의 전송 라인은 전송 라인의 부분(V, V')을 포함하며,
    상기 전송 라인 장치(1)는 전송 라인의 제 1 부분(U, U')을 결합시키는 제 3 복수의 지연 소자(60)와, 전송 라인의 제 2 부분(V, V')을 결합시키는 제 4 복수의 지연 소자(70)를 더 포함하여, 상기 제 1 복수의 전송 라인(30)의 임의의 라인 및 상기 제 2 복수의 전송 라인(40)의 임의의 라인을 통해 전달되는 신호의 총 지연이 그 신호가 통과하는 상기 제 1 복수의 부분들 중 어느 하나 및 상기 제 2 복수의부분들 중 어느 하나에 대해 독립적인 전송 라인 장치.
  6. 제 5 항에 있어서,
    상기 지연 소자는 추가적인 버퍼인 전송 라인 장치.
KR1020047000946A 2001-07-23 2002-06-25 전송 라인 장치 KR100904845B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP01202819 2001-07-23
EP01202819.7 2001-07-23
PCT/IB2002/002552 WO2003010981A2 (en) 2001-07-23 2002-06-25 A transmission lines arrangement

Publications (2)

Publication Number Publication Date
KR20040017345A true KR20040017345A (ko) 2004-02-26
KR100904845B1 KR100904845B1 (ko) 2009-06-25

Family

ID=8180691

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047000946A KR100904845B1 (ko) 2001-07-23 2002-06-25 전송 라인 장치

Country Status (6)

Country Link
US (1) US6781475B2 (ko)
EP (1) EP1444860B1 (ko)
JP (1) JP2004537229A (ko)
KR (1) KR100904845B1 (ko)
AT (1) ATE524931T1 (ko)
WO (1) WO2003010981A2 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10337416B3 (de) * 2003-08-14 2005-05-04 Siemens Ag Kreuzschienenverteiler
CN101324643A (zh) * 2007-06-15 2008-12-17 鸿富锦精密工业（深圳）有限公司 传输线特性阻抗测试装置及测试方法
SG11201509224SA (en) * 2013-05-10 2015-12-30 Univ Nanyang Tech Switching circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56104537A (en) * 1980-01-23 1981-08-20 Nec Corp Switch matrix device
US4731594A (en) * 1984-08-31 1988-03-15 General Electric Company Planar active component microwave switch matrix and air bridge for use therewith
US4851839A (en) * 1986-08-12 1989-07-25 Honeywell Inc. Dual-slope analog-to-digital converter with voltage to current converter
JP3028816B2 (ja) 1988-03-02 2000-04-04 アジレント・テクノロジーズ・インク フォトレジストシステムおよびフォトエッチング方法
FR2720882A1 (fr) * 1994-06-01 1995-12-08 Europ Agence Spatiale Dispositif d'interconnexion et/ou de traitement pour signaux radiofréquence.
US5559441A (en) * 1995-04-19 1996-09-24 Hewlett-Packard Company Transmission line driver with self adjusting output impedance
US6265953B1 (en) * 1998-06-25 2001-07-24 Com Dev Ltd. Apparatus and method for enhancing the isolation of an MMIC cross-point switch
US6175239B1 (en) * 1998-12-29 2001-01-16 Intel Corporation Process and apparatus for determining transmission line characteristic impedance
US6268743B1 (en) * 2000-03-06 2001-07-31 Acatel Corporation Block symmetrization in a field programmable gate array

Also Published As

Publication number Publication date
WO2003010981A3 (en) 2004-06-10
EP1444860A2 (en) 2004-08-11
WO2003010981A2 (en) 2003-02-06
JP2004537229A (ja) 2004-12-09
EP1444860B1 (en) 2011-09-14
ATE524931T1 (de) 2011-09-15
US6781475B2 (en) 2004-08-24
KR100904845B1 (ko) 2009-06-25
US20030030509A1 (en) 2003-02-13

Similar Documents

Publication Publication Date Title
US7839237B2 (en) Phase shifter with flexible control voltage
US5159297A (en) Switching circuit having constant impedance regardless switching operation thereof
US4973918A (en) Distributed amplifying switch/r.f. signal splitter
CN1039338A (zh) 传输线开关
JPH08335801A (ja) 電子制御装置
US6242990B1 (en) Quadrature phase shift keyed/bi-phase shift keyed modulator
KR20010021316A (ko) 인터페이스 회로, 상기 인터페이스 회로를 구비하는 전자장치 및 통신 시스템
EP1497917B1 (en) Interconnecting of digital devices
US7280006B2 (en) High-frequency switch circuit device
KR100904845B1 (ko) 전송 라인 장치
JP2002141816A (ja) 並列信号受信回路
US7746195B2 (en) Circuit topology for multiple loads
JP2001111408A (ja) 高速信号伝送配線実装構造
US7009462B2 (en) Limiter circuit
AU705430B2 (en) Demultiplexer, a protection switch unit, a telecommunication network and a method of demultiplexing
US7034566B2 (en) Method and circuit for increased noise immunity for clocking signals in high speed digital systems
US6751217B1 (en) Combined selector switch and serial multi-Gb/s data pulse receiver
WO1990010345A1 (en) Star data network with logical ring function preferably using token access
KR0154453B1 (ko) 데이타 전송라인 절체회로
AU705474B2 (en) Multiplexer, protection switch unit, telecommunications network and a multiplexing related method
JPH06268404A (ja) 高周波信号切換器
JP2006503498A (ja) シリコンゲルマニウム・ヘテロ結合バイポーラトランジスタを使用した高速クロスポイントスイッチ及び方法
WO2000040040A1 (en) High-speed switching network using t-switches
JP2002111301A (ja) マイクロ波回路
JPH1098417A (ja) 伝送路

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140529

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160330

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 10