JP4542367B2

JP4542367B2 - 超音波診断装置用の受信回路

Info

Publication number: JP4542367B2
Application number: JP2004147588A
Authority: JP
Inventors: 建一中尾
Original assignee: Aloka Co Ltd
Current assignee: Hitachi Ltd
Priority date: 2004-05-18
Filing date: 2004-05-18
Publication date: 2010-09-15
Anticipated expiration: 2024-05-18
Also published as: JP2005328885A

Description

本発明は超音波診断装置の受信回路に関し、特に、アナログ整相加算回路の改良に関する。

超音波診断装置において複数の受信信号を加算処理する受信部（ビームフォーマー）に関して、アナログ遅延加算方式と、デジタル遅延加算方式とが知られている。近時、後者の方式を採用する場合が多いが、前者の方式も、小型あるいは低廉な装置を構成する場合、サブ整相加算処理を行う場合、などに採用される。

アナログ遅延加算方式の場合には、図３に従来例として示されるように、一般に、直列接続された複数の遅延線１０，１１からなる遅延部１２と、遅延部１２の入力側に接続されたクロスポイントスイッチ（ＣＰＳＷ）１４とが設けられる。クロスポイントスイッチ１４には、複数の入力端子１６と複数の出力端子１８とが設けられ、それらの端子間が選択的に接続される。そのような結線関係によって、各受信信号が遅延加算処理される。通常、クロスポイントスイッチ１４の各入力端子１６の前段には入力アンプ２０が設けられ、クロスポイントスイッチ１４の各出力端子１８（遅延部１２の各入力端子２２）には遅延入力バッファ２４が設けられる。更に、遅延部１２を構成する複数の遅延線１０、１１の間には段間バッファ２６が設けられる。遅延線１０の一方の終端側には終端抵抗Ｒ２が設けられ、遅延線１１の一方の終端側には終端抵抗Ｒ３が設けられる。遅延部１２の出力側には出力アンプ２８が設けられる。

上記構成において、段間バッファ２６は、高い出力インピーダンスを有し、遅延線１０，１１内部で生じる反射波を一定時間内に抑制する機能、遅延線での信号減衰を補償する機能、遅延線での周波数特性の劣化を補償する機能、などを発揮する。また、１段目の遅延線１０の両端は、上記の終端抵抗Ｒ２及び段間バッファ２６の入力抵抗で終端される。２段目の遅延線１１の両端は、終端抵抗Ｒ３及び出力アンプ２８の入力抵抗で終端される。上記の遅延入力バッファ２４は、例えばベース接地回路で構成され、遅延線１０，１１への外部回路の影響をなくすために挿入される。ここで、ベース接地回路は、入力インピーダンスが低いので、クロスポイントスイッチ１４が有する容量成分によって受信信号の周波数特性が劣化することを最小限に抑える働きも有する。

図４には、遅延線１０，１１の内部構成が記載されている。タップに接続された各ＬＣ回路はインダクタＬ１を通して互いに接続されているので、それらの各回路は直流的にはショート状態である。したがって、図３の符号１００で示すように、バイアス電流が、図中左の電源＋Ｖから、終端抵抗Ｒ２、遅延線１０、経路選択された複数の遅延入力バッファ２４、クロスポイントスイッチ１４、複数の入力アンプ２０、電源−Ｖへと流れる。また、符号１０２で示すように、バイアス電流が、図中中央の電源＋Ｖから、終端抵抗Ｒ３、遅延線１１、経路選択された複数の遅延入力バッファ２４、クロスポイントスイッチ１４、複数の入力アンプ２０、電源−Ｖへと流れる。従来において、段間バッファ２６（及び出力アンプ２８）には独立に電源が接続されており、そこには独立したバイアス電流が流されている。

下記の特許文献１の図２には、複数の遅延線とそれらの間に設けられた段間バッファとを有するアナログ遅延加算回路が示されている。下記の特許文献２にも、アナログ遅延加算回路が示されている。しかし、いずれの特許文献においても、段間バッファ（あるいは出力アンプ）を流れるバイアス電流を他の回路のバイアス電流に流用することについては記載されていない。

特開平１−１２９１５８号公報特開２００１−２９９７６０号公報

振動子の多素子化、回路規模の小型化、などのために、各回路の高密度実装が必要となる。その際に問題となるのが消費電力である。ここで、例えば段間バッファを省略することも可能であるが、上記のように、それを省略すると別の問題が生じる。よって、上記のような回路構成を採用した場合、消費電力の低減には限界がある。

本発明の目的は、アナログ遅延加算回路において消費電力を低減することにある。

本発明の他の目的は、プローブヘッド等に内蔵するのに好適な小型で低消費電力のアナログ遅延加算回路を実現することにある。

（１）本発明は、複数の受信信号が入力される複数の入力アンプで構成される入力アンプ部と、前記複数の入力アンプを通過した複数の受信信号が入力される複数の入力端子と、前記複数の入力端子に対して選択的に接続される複数の出力端子と、を備えたスイッチ部と、前記スイッチ部の複数の出力端子に対して接続される複数のタップを有し、それらのタップから入力される受信信号を遅延処理する遅延部と、を含み、前記遅延部は、直列接続された複数の遅延線と、前記複数の遅延線の相互間に設けられた少なくとも１つの段間バッファと、を有し、前記段間バッファを動作させるためのバイアス電流が、前記遅延部及び前記スイッチ部を経由して、前記入力アンプ部に流されることを特徴とする。

上記構成によれば、段間バッファを流れるバイアス電流が入力アンプ部にも流され、バイアス電流が共用される。よって、段間バッファに対して独立してバイアス電流を流す必要がないので省電力となる。なお、複数の入力アンプは通常それら全部に受信信号が供給されるが、送受信条件に応じて、一部の入力アンプに対してだけ受信信号が供給されてもよい。

（２）望ましくは、超音波診断装置が、複数の受信信号が入力される複数の入力端子と、前記複数の入力端子に対して選択的に接続される複数の出力端子と、を備えたスイッチ部と、前記スイッチ部の複数の出力端子に対して接続された複数のタップを有し、それらのタップから入力される受信信号を遅延処理する遅延部と、前記スイッチ部の複数の出力端子と前記遅延部の複数のタップとの間に設けられた複数の遅延入力バッファで構成される遅延入力バッファ部と、を含み、前記遅延部は、直列接続された複数の遅延線と、前記複数の遅延線の相互間に設けられた少なくとも１つの段間バッファと、を有し、前記段間バッファを動作させるためのバイアス電流が、前記遅延入力バッファ部に流される。

上記構成によれば、段間バッファを流れるバイアス電流が遅延入力バッファ部にも流され、バイアス電流が共用される。よって、段間バッファに対して独立してバイアス電流を流す必要がないので省電力となる。なお、通常、複数の遅延入力バッファの内で、スイッチ部によって選択された遅延経路上の一部の遅延入力バッファ（動作すべき遅延入力バッファ）にバイアス電流が流される。

（３）本発明は、複数の受信信号が入力される複数の入力アンプで構成される入力アンプ部と、前記複数の入力アンプを通過した複数の受信信号が入力される複数の入力端子と、前記複数の入力端子に対して選択的に接続される複数の出力端子と、を備えたスイッチ部と、前記スイッチ部の複数の出力端子に対して接続される複数のタップを有し、それらのタップから入力される受信信号を遅延処理する遅延部と、前記スイッチ部の複数の出力端子と前記遅延部の複数のタップとの間に設けられた複数の遅延入力バッファで構成される遅延入力バッファ部と、を含み、前記遅延部は、直列接続された複数の遅延線と、前記複数の遅延線の相互間に設けられた少なくとも１つの段間バッファと、を有し、前記段間バッファを動作させるためのバイアス電流が、前記遅延部、前記遅延入力バッファ部、及び、前記スイッチ部を経由して、前記入力アンプ部に流されることを特徴とする。

上記構成によれば、段間バッファを流れるバイアス電流が遅延入力バッファ部及び入力アンプ部にも流され、バイアス電流が３つの回路で共用される。よって、段間バッファに対して独立してバイアス電流を流す必要がないので省電力となる。

（４）望ましくは、前記遅延部の一方端にはコンデンサを介して終端抵抗が接続され、前記遅延部の他方端には出力アンプが接続される。望ましくは、前記段間バッファは、前段の遅延線の出力端に接続された第１トランジスタと、後段の遅延線の入力端に接続され、前記第１トランジスタからの信号を前記後段の遅延線へ伝送する第２トランジスタと、を含み、前記第１トランジスタを動作させる第１バイアス電流が前記前段の遅延線に流れ、前記第２トランジスタを動作させる第２バイアス電流が前記後段の遅延線に流れる。

（５）望ましくは、超音波診断装置が、複数の受信信号が入力される複数の入力アンプで構成される入力アンプ部と、前記複数の入力アンプを通過した複数の受信信号が入力される複数の入力端子と、前記複数の入力端子に対して選択的に接続される複数の出力端子と、を備えたスイッチ部と、前記スイッチ部の複数の出力端子に対して接続される複数のタップを有し、それらのタップから入力される受信信号を遅延処理する遅延部と、前記スイッチ部の複数の出力端子と前記遅延部の複数のタップとの間に設けられた複数の遅延入力バッファで構成される遅延入力バッファ部と、を含み、前記遅延部は、少なくとも１つの遅延線と、前記遅延部の遅延経路上又は前記遅延部の出力側に設けられた所定回路と、を有し、前記所定回路、前記遅延入力バッファ部及び前記入力アンプ部を共用バイアス電流が流れる。

上記構成によれば、所定回路（例えば、段間バッファ及び出力アンプの両方又は一方）を流れるバイアス電流が遅延入力バッファ部及び入力アンプ部にも流され、バイアス電流が共用される。よって、所定回路に対して独立してバイアス電流を流す必要がないので省電力となる。

以上説明したように、本発明によれば、消費電力を低減できる。本発明によれば、プローブヘッド等に内蔵するのに好適な小型で低消費電力のアナログ遅延加算回路を提供できる。

以下、本発明の好適な実施形態を図面に基づいて説明する。

図１には、本発明に係る超音波診断装置用の受信回路が示されている。なお、図３に示した構成と同様の構成には同一符号が付してある。

本実施形態においては、図１に示される回路構成によりサブ整相加算処理が行われ、さらに、その出力について、メイン整相加算処理回路で整相加算することにより、受信ビームが形成される。具体的に説明すると、プローブ内には複数の振動素子からなるアレイ振動子（図示せず）が設けられる。複数の振動素子から出力される複数の受信信号は入力アンプ部に入力される。入力アンプ部は、図１に示されるように複数の入力アンプ２０によって構成される。各入力アンプ２０は図１に示す例においてトランジスタを有し、そのベースに対して受信信号が入力されている。受信信号は各入力アンプ２０のコレクタ側に出力される。その一方において、後に説明するバイアス電流は各入力アンプ２０におけるコレクタからエミッタへ流され、更にエミッタに接続された抵抗Ｒ１を介して電源−Ｖに流れ込む。

クロスポイントスイッチ（ＣＰＳＷ）１４は、複数の入力端子１６と複数の出力端子１８とを有している。このクロスポイントスイッチ１４は遅延時間に応じて各入力端子１６を所望の出力端子１８に選択的に接続する機能を有する。すなわち、クロスポイントスイッチ１４はいわゆるスイッチングマトリクスを構成している。クロスポイントスイッチ１４の各入力端子１６にはそれに対応する入力アンプ２０のコレクタが接続されている。

クロスポイントスイッチ１４の複数の出力端子１８と以下に説明する遅延部１２における複数の入力端子（タップ）との間には遅延入力バッファ部が設けられている。この遅延入力バッファ部は複数の遅延入力バッファ２４によって構成される。１つの出力端子１８に対して１つの遅延入力バッファ２４が設けられている。本実施形態では、それらの遅延入力バッファ２４に対しても遅延部１２からのバイアス電流が流され、それによって動作する。

遅延部１２は、図１に示す例において２つの遅延線１０，１１によって構成される。すなわち、一段目の遅延線１０と二段目の遅延線１１とを直列接続したものである。遅延線１０と遅延線１１との間には段間バッファ４０が設けられている。

一段目の遅延線１０の一方側にはコンデンサＣ２を介して終端抵抗Ｒ７が接続されている。つまり、一段目の遅延線１０の一方側は前記の終端抵抗Ｒ７によって終端されている。また一段目の遅延線１０の他方端側は段間バッファ４０の入力抵抗によって終端されている。これと同様に、二段目の遅延線１１の一方端側は段間バッファ４０の出力抵抗によって終端されており、二段目の遅延線１１の他方端（出力端）側は出力アンプ２８の入力抵抗で終端されている。

各遅延線１０，１１は、それぞれ所定の遅延時間に対応付けられた複数のタップを有している。各タップには上記のようにそれぞれ個別的に遅延入力バッファ２４のコレクタが接続される。遅延部１２において複数の受信信号が整相加算され、整相加算後の受信信号が出力アンプ２８からメイン整相加算処理回路へ伝送される。

段間バッファ４０は、図１に示す例において２つのトランジスタＱ１，Ｑ２を有する。トランジスタＱ１はベース接地トランジスタであり、トランジスタＱ２はエミッタ接地トランジスタである。トランジスタＱ２のコレクタには電源＋Ｖが接続されており、トランジスタＱ２のエミッタと遅延線１１の入力端との間には出力抵抗Ｒ６が設けられている。トランジスタＱ２のコレクタとベースとの間には抵抗Ｒ５が設けられている。トランジスタＱ１のコレクタにはトランジスタＱ２のベースが接続されており、トランジスタＱ１のエミッタと遅延線１０の出力端との間には入力抵抗Ｒ４が設けられている。

図１に示す回路構成によれば、例えば符号１０４に示されるように、トランジスタＱ１を流れるバイアス電流は抵抗Ｒ４、遅延線１０、信号経路上の特定の遅延入力バッファ２４、クロスポイントスイッチ１４、信号経路上の特定の入力アンプ２０及び抵抗Ｒ１を介して電源−Ｖに流される。また、符号１０６で示されるように、トランジスタＱ２を流れるバイアス電流は、抵抗Ｒ６、遅延線１１、信号経路上の特定の遅延入力バッファ２４、クロスポイントスイッチ１４、信号経路上の特定の入力アンプ２０及び抵抗Ｒ１を介して電源−Ｖに流される。つまり、従来においては段間バッファ４０自体に独立してバイアス電流が流されていたが、図１に示す回路構成によれば、そこを流れるバイアス電流が更に遅延入力バッファ部及び入力アンプ部にも流され、バイアス電流が共用されている。よって省電力を達成でき、引いては発熱の問題を抑制できる。

ちなみに、クロスポイントスイッチ１４によるスイッチング動作如何によって、受信信号が流れる経路は変動する。そして、経路上該当する遅延入力バッファ２４にバイアス電流が流されることになる。一般に各入力アンプ２０に対してはそれら全部に受信信号が流されるが、それらの内で一部の入力アンプ２０に対してのみ受信信号が流されてもよい。通常の使用態様においては、クロスポイントスイッチ１４が遅延線１０，１１の両者にまたがってタップ選択を行っているため、トランジスタＱ１及びＱ２の両方にバイアス電流が流れる。

遅延線１０，１１の両者にまたがってタップ選択が行われないようなケースに対処するためには、例えば、図５に示す構成を採用すればよい。つまり、クロスポイントスイッチ１４側からの信号経路に該当しない遅延線（ここでは遅延線１１）について、いずれか１又は複数のタップを選択し、それをダミーの抵抗Ｒ８に接続されたライン（図中最下段に示されているダミーのライン）に接続するものである。そのラインは符号１０８で示されるようにバイアス電流を流すための専用ラインとして機能し、そのラインには抵抗Ｒ８を介して電源−Ｖが接続されている。もちろん、他の回路構成をもってバイアス電流が常に必要な遅延線に流れ込むようにしてもよい。なお、遅延線１０が信号経路とならず、トランジスタＱ１がオフとなる場合には、遅延線１０に受信信号が流れないので問題は生じないと言える。一方、トランジスタＱ２がオフとなる場合には、出力アンプ２８側へ受信信号を伝送できなくなるので、上記構成を採用して、トランジスタＱ２をオンさせるようにするのが望ましい。

周波数特性の補正が必要な場合には、図２に示されるように段間バッファ４２において、トランジスタＱ２のコレクタとベース間に、抵抗Ｒ５に加えてインダクタＬ２を挿入するようにすればよい。このような構成によれば高周波領域における利得を上げることができ、良好な周波数特性を得られる。なお、図１に示される各トランジスタはバイポーラトランジスタであってもよいし、ＦＥＴであってもよい。更に、出力アンプ２８については、図１に示す例では独立してバイアス電流が流されていたが、そこを流れるバイアス電流についても例えば遅延線１１にそのバイアス電流を流し込んで上記同様にそのバイアス電流によって遅延入力バッファ２４及び入力アンプ２０を動作させるようにしてもよい。いずれにしても、遅延処理を行う電子回路において利用されているバイアス電流を遅延入力バッファ部及び入力アンプ部において流用することにより消費電力を低減できる。

図１に示す例において、終端抵抗Ｒ７にはバイアス電流が流されないため、そこにおける電力消費は回避される。図１に示される各抵抗の値としては数百Ω程度である。コンデンサＣ２としては十分大きな容量をもったものを利用するのが望ましい。上記実施形態においては、２つの遅延線が直列接続されていたが、バイアス電流を共用できる限りにおいて少なくとも１つの遅延線が設けられればよく、また３つ以上の遅延線が直列接続される場合においても本発明を適用できる。

本発明に係る超音波診断装置用の受信回路の好適な実施形態を示す回路図である。段間バッファの他の構成例を示す図である。従来における受信回路の構成を示す回路図である。一般的な遅延線の構成例を示す回路図である。本実施形態における他の構成例を示す図である。

符号の説明

１０，１１遅延線、１２遅延部、１４クロスポイントスイッチ、２０入力アンプ、２４遅延入力バッファ、２８出力アンプ。

Claims

複数の受信信号が入力される複数の入力アンプで構成される入力アンプ部と、
前記複数の入力アンプを通過した複数の受信信号が入力される複数の入力端子と、前記複数の入力端子に対して選択的に接続される複数の出力端子と、を備えたスイッチ部と、
前記スイッチ部の複数の出力端子に対して接続される複数のタップを有し、それらのタップから入力される受信信号を遅延処理する遅延部と、
を含み、
前記遅延部は、
直列接続された複数の遅延線と、
前記複数の遅延線の相互間に設けられた少なくとも１つの段間バッファと、
を有し、
前記段間バッファを動作させるためのバイアス電流が、前記遅延部及び前記スイッチ部を経由して、前記入力アンプ部に流されることを特徴とする超音波診断装置用の受信回路。
複数の受信信号が入力される複数の入力アンプで構成される入力アンプ部と、
前記複数の入力アンプを通過した複数の受信信号が入力される複数の入力端子と、前記複数の入力端子に対して選択的に接続される複数の出力端子と、を備えたスイッチ部と、
前記スイッチ部の複数の出力端子に対して接続される複数のタップを有し、それらのタップから入力される受信信号を遅延処理する遅延部と、
前記スイッチ部の複数の出力端子と前記遅延部の複数のタップとの間に設けられた複数の遅延入力バッファで構成される遅延入力バッファ部と、
を含み、
前記遅延部は、
直列接続された複数の遅延線と、
前記複数の遅延線の相互間に設けられた少なくとも１つの段間バッファと、
を有し、
前記段間バッファを動作させるためのバイアス電流が、前記遅延部、前記遅延入力バッファ部、及び、前記スイッチ部を経由して、前記入力アンプ部に流されることを特徴とする超音波診断装置用の受信回路。
請求項１又は２に記載の受信回路において、
前記遅延部の一方端にはコンデンサを介して終端抵抗が接続され、
前記遅延部の他方端には出力アンプが接続された、
ことを特徴とする超音波診断装置用の受信回路。
請求項１又は２に記載の受信回路において、
前記段間バッファは、
前段の遅延線の出力端に接続された第１トランジスタと、
後段の遅延線の入力端に接続され、前記第１トランジスタからの信号を前記後段の遅延線へ伝送する第２トランジスタと、
を含み、
前記第１トランジスタを動作させる第１バイアス電流が前記前段の遅延線に流れ、
前記第２トランジスタを動作させる第２バイアス電流が前記後段の遅延線に流れることを特徴とする超音波診断装置用の受信回路。