JPH1145138A - 高速バス回路方式 - Google Patents
高速バス回路方式Info
- Publication number
- JPH1145138A JPH1145138A JP9199545A JP19954597A JPH1145138A JP H1145138 A JPH1145138 A JP H1145138A JP 9199545 A JP9199545 A JP 9199545A JP 19954597 A JP19954597 A JP 19954597A JP H1145138 A JPH1145138 A JP H1145138A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- resistor
- resistors
- transmission line
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4086—Bus impedance matching, e.g. termination
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】 バス回路の終端抵抗における直流消費電力を
極力抑え、且つ波形歪みの少ない高速信号伝送を可能と
するバス回路方式を提供する。 【解決手段】 複数の集積回路間を各々抵抗器を経由し
て伝送線路に接続するとともに、これらの抵抗器および
伝送線路が交互となるように接続して高速バス全体を１
つのループ状に形成するようにするとともに、複数の集
積回路を上記抵抗器と伝送線路から構成されるバス構成
要素の両端に直接に接続するようにした。
極力抑え、且つ波形歪みの少ない高速信号伝送を可能と
するバス回路方式を提供する。 【解決手段】 複数の集積回路間を各々抵抗器を経由し
て伝送線路に接続するとともに、これらの抵抗器および
伝送線路が交互となるように接続して高速バス全体を１
つのループ状に形成するようにするとともに、複数の集
積回路を上記抵抗器と伝送線路から構成されるバス構成
要素の両端に直接に接続するようにした。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、コンピュータな
どのディジタル機器において、データを低消費電力でか
つ高速に伝送するためのバス回路方式に関する。
どのディジタル機器において、データを低消費電力でか
つ高速に伝送するためのバス回路方式に関する。
【０００２】
【従来の技術】コンピュータなどのディジタル機器にお
いては、プロセッサを含む各種集積回路（以下ＩＣと言
う）のデータラインをお互いにバスで接続し、データの
やりとりを行なう必要がある。しかしながら、バス上を
伝わる信号の速度は有限であるため、高速データ伝送で
は信号の伝搬時間を無視することができない。しかも、
バス上に伝送インピーダンスの不整合箇所があると、反
射による波形歪みが発生して高速データ伝送が難しくな
るため、伝送インピーダンスの不整合をできるかぎり小
さくした高速バスが必要となる。従来の高速バス回路方
式では、図１１に示すようなバスの両端に終端抵抗を電
源にプルアップする方式（日経エレクトロニクス９３．
９．２７号「１００ＭＨｚ時代に向けバス系の小振幅イ
ンタフェースを比較する」など各種文献に記載されてい
る）がよく用いられている。この方式においては、終端
抵抗が反射歪みを減少させる働きをするために高速デー
タ伝送を行なうことが可能となる。図１１において、Ｉ
Ｃ１〜ＩＣ５はドライバ・レシーバを内蔵する集積回路
（以下ではＩＣという）、ＳＬ１〜ＳＬ４は信号を伝送
するためのプリント基板上の伝送線路、ＲａおよびＲｂ
はバスの両端に接続された終端抵抗であり、もう片方は
電源に接続されている。
いては、プロセッサを含む各種集積回路（以下ＩＣと言
う）のデータラインをお互いにバスで接続し、データの
やりとりを行なう必要がある。しかしながら、バス上を
伝わる信号の速度は有限であるため、高速データ伝送で
は信号の伝搬時間を無視することができない。しかも、
バス上に伝送インピーダンスの不整合箇所があると、反
射による波形歪みが発生して高速データ伝送が難しくな
るため、伝送インピーダンスの不整合をできるかぎり小
さくした高速バスが必要となる。従来の高速バス回路方
式では、図１１に示すようなバスの両端に終端抵抗を電
源にプルアップする方式（日経エレクトロニクス９３．
９．２７号「１００ＭＨｚ時代に向けバス系の小振幅イ
ンタフェースを比較する」など各種文献に記載されてい
る）がよく用いられている。この方式においては、終端
抵抗が反射歪みを減少させる働きをするために高速デー
タ伝送を行なうことが可能となる。図１１において、Ｉ
Ｃ１〜ＩＣ５はドライバ・レシーバを内蔵する集積回路
（以下ではＩＣという）、ＳＬ１〜ＳＬ４は信号を伝送
するためのプリント基板上の伝送線路、ＲａおよびＲｂ
はバスの両端に接続された終端抵抗であり、もう片方は
電源に接続されている。
【０００３】次に、動作について図１１、図１２に基づ
いて説明する。図１１において、高速バスを介したデー
タ伝送動作は、バスに接続されたＩＣ１〜ＩＣ５のうち
いずれか１つのＩＣがバスを駆動し、そのときにバスに
現れる信号を他のＩＣが受信するという形で行われる。
例えば、ＩＣ３がバスを駆動してデータを送信する場合
には、ＩＣ１，ＩＣ２，ＩＣ４，ＩＣ５がそのデータを
受信することになる。例えば、ＩＣ３がバスを駆動した
場合、まず伝送線路ＳＬ２およびＳＬ３のＩＣ３に近い
部分が同時に駆動され、図１１の点線で示されるよう
に、左方向に対しては伝送線路ＳＬ２からＳＬ１そして
終端抵抗Ｒａへと順次信号が伝送され、右方向に対して
は伝送線路ＳＬ３からＳＬ４そして終端抵抗Ｒｂへと伝
送されていく。終端抵抗ＲａおよびＲｂは、ＩＣ１およ
びＩＣ５部分で発生する伝送インピーダンス不整合を吸
収する働きがあり、終端抵抗値が伝送線路のインピーダ
ンスと一致したとき最も効果が顕れる。図１２は終端抵
抗ＲａおよびＲｂがない場合（ＲａおよびＲｂ以外の構
成は図１１と同様）を想定し、縦軸を時間、横軸を位置
として、信号の伝わる様子を矢印とともにその時点での
概略波形を示した模式図である。終端抵抗ＲａおよびＲ
ｂがない場合には、信号が伝送される方向への伝送イン
ピーダンスが無限大（伝送路がオープン）となり、この
位置で大きな反射が発生して点線矢印で示した経路で反
射成分がバス上を戻ってくる。図１２では、ＩＣ１およ
びＩＣ５の位置で大きな反射が発生して時間とともに各
ＩＣに反射成分が伝送され、波形歪みとなって現れる様
子が示されている。このような波形歪みが大きい場合に
は歪みによるデータ誤りが発生してしまい、高速データ
伝送を行なうことができない。一方、終端抵抗ＲａをＩ
Ｃ１の位置およびＲｂをＩＣ５の位置に接続した場合に
は、信号が伝送される方向への伝送インピーダンスが終
端抵抗値となって反射成分（図１２の点線矢印成分）が
抑えられる。この反射成分は、伝送線路と終端抵抗値が
一致したときに”０”となる。したがって、終端抵抗を
接続することにより、波形歪みが改善され、高速伝送が
可能となる。なお、上記の説明においてレシーバとなる
ＩＣ１，ＩＣ２，ＩＣ４，およびＩＣ５は入力インピー
ダンスが十分高く、信号伝送上に及ぼす影響が少ないた
め、この部分での波形歪みは無視できるものと仮定して
いる。
いて説明する。図１１において、高速バスを介したデー
タ伝送動作は、バスに接続されたＩＣ１〜ＩＣ５のうち
いずれか１つのＩＣがバスを駆動し、そのときにバスに
現れる信号を他のＩＣが受信するという形で行われる。
例えば、ＩＣ３がバスを駆動してデータを送信する場合
には、ＩＣ１，ＩＣ２，ＩＣ４，ＩＣ５がそのデータを
受信することになる。例えば、ＩＣ３がバスを駆動した
場合、まず伝送線路ＳＬ２およびＳＬ３のＩＣ３に近い
部分が同時に駆動され、図１１の点線で示されるよう
に、左方向に対しては伝送線路ＳＬ２からＳＬ１そして
終端抵抗Ｒａへと順次信号が伝送され、右方向に対して
は伝送線路ＳＬ３からＳＬ４そして終端抵抗Ｒｂへと伝
送されていく。終端抵抗ＲａおよびＲｂは、ＩＣ１およ
びＩＣ５部分で発生する伝送インピーダンス不整合を吸
収する働きがあり、終端抵抗値が伝送線路のインピーダ
ンスと一致したとき最も効果が顕れる。図１２は終端抵
抗ＲａおよびＲｂがない場合（ＲａおよびＲｂ以外の構
成は図１１と同様）を想定し、縦軸を時間、横軸を位置
として、信号の伝わる様子を矢印とともにその時点での
概略波形を示した模式図である。終端抵抗ＲａおよびＲ
ｂがない場合には、信号が伝送される方向への伝送イン
ピーダンスが無限大（伝送路がオープン）となり、この
位置で大きな反射が発生して点線矢印で示した経路で反
射成分がバス上を戻ってくる。図１２では、ＩＣ１およ
びＩＣ５の位置で大きな反射が発生して時間とともに各
ＩＣに反射成分が伝送され、波形歪みとなって現れる様
子が示されている。このような波形歪みが大きい場合に
は歪みによるデータ誤りが発生してしまい、高速データ
伝送を行なうことができない。一方、終端抵抗ＲａをＩ
Ｃ１の位置およびＲｂをＩＣ５の位置に接続した場合に
は、信号が伝送される方向への伝送インピーダンスが終
端抵抗値となって反射成分（図１２の点線矢印成分）が
抑えられる。この反射成分は、伝送線路と終端抵抗値が
一致したときに”０”となる。したがって、終端抵抗を
接続することにより、波形歪みが改善され、高速伝送が
可能となる。なお、上記の説明においてレシーバとなる
ＩＣ１，ＩＣ２，ＩＣ４，およびＩＣ５は入力インピー
ダンスが十分高く、信号伝送上に及ぼす影響が少ないた
め、この部分での波形歪みは無視できるものと仮定して
いる。
【０００４】
【発明が解決しようとする課題】従来の高速バス回路方
式は以上のようにして構成されているので、高速信号の
伝送は可能であるが、バスの両端における終端抵抗で発
生する無駄となる直流消費電力が大きく、温度上昇やバ
ッテリの消耗が早くなるという問題点があった。例え
ば、終端抵抗ＲａおよびＲｂを各５０Ω、電源電圧を５
Ｖとすると、データが“Ｌ”のとき、バス１信号線あた
りの無駄と直流消費電力Ｗは、 Ｗ＝２×５2 ／５０＝１（ワット） となり、バスの信号線が６４本で構成されている場合の
無駄となる直流消費電力Ｗ64は、 Ｗ64＝１×６４＝６４（ワット） にものぼる。
式は以上のようにして構成されているので、高速信号の
伝送は可能であるが、バスの両端における終端抵抗で発
生する無駄となる直流消費電力が大きく、温度上昇やバ
ッテリの消耗が早くなるという問題点があった。例え
ば、終端抵抗ＲａおよびＲｂを各５０Ω、電源電圧を５
Ｖとすると、データが“Ｌ”のとき、バス１信号線あた
りの無駄と直流消費電力Ｗは、 Ｗ＝２×５2 ／５０＝１（ワット） となり、バスの信号線が６４本で構成されている場合の
無駄となる直流消費電力Ｗ64は、 Ｗ64＝１×６４＝６４（ワット） にものぼる。
【０００５】この発明は、上記のような問題点を解消す
るためになされたもので、バスの終端抵抗における直流
消費電力を抑え、かつ波形歪みの少ない高速信号伝送を
可能とした高速バス回路方式を提供することを目的とす
る。
るためになされたもので、バスの終端抵抗における直流
消費電力を抑え、かつ波形歪みの少ない高速信号伝送を
可能とした高速バス回路方式を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】第１の発明に係わる高速
バス回路方式は、複数の集積回路間を各々抵抗器を経由
して伝送線路に接続するとともに、該抵抗器および伝送
線路が交互となるように接続してバス全体を１つのルー
プ状に形成するようにしたものである。
バス回路方式は、複数の集積回路間を各々抵抗器を経由
して伝送線路に接続するとともに、該抵抗器および伝送
線路が交互となるように接続してバス全体を１つのルー
プ状に形成するようにしたものである。
【０００７】第２の発明に係わる高速バス回路方式は、
複数の集積回路間を接続するループ状に形成されたバス
回路において、バス回路を伝送線路に抵抗器を直列に挿
入し、且つ抵抗器と伝送線路が交互接続となるように構
成し、伝送線路と抵抗器で構成される１対のバス構成要
素の両端に集積回路を接続するようにして集積回路間を
接続するようにしたものである。
複数の集積回路間を接続するループ状に形成されたバス
回路において、バス回路を伝送線路に抵抗器を直列に挿
入し、且つ抵抗器と伝送線路が交互接続となるように構
成し、伝送線路と抵抗器で構成される１対のバス構成要
素の両端に集積回路を接続するようにして集積回路間を
接続するようにしたものである。
【０００８】第３の発明は第２の発明に係わる高速バス
回路方式において、伝送線路と抵抗器で構成される１対
のバス構成要素の両端に各々複数の集積回路を接続する
ようにしたものである。
回路方式において、伝送線路と抵抗器で構成される１対
のバス構成要素の両端に各々複数の集積回路を接続する
ようにしたものである。
【０００９】第４の発明に係わる高速バス回路方式は、
複数の集積回路間を接続するループ状に形成されたバス
回路において、バス回路を伝送線路に抵抗器を直列に挿
入し、且つ抵抗器と伝送線路が交互接続となるように構
成し、バス回路に接続される集積回路を該抵抗器の両端
に直接に接続するようにしたものである。
複数の集積回路間を接続するループ状に形成されたバス
回路において、バス回路を伝送線路に抵抗器を直列に挿
入し、且つ抵抗器と伝送線路が交互接続となるように構
成し、バス回路に接続される集積回路を該抵抗器の両端
に直接に接続するようにしたものである。
【００１０】第５の発明は第４の発明に係わる高速バス
回路方式において、抵抗器の両端に直接に接続される集
積回路を抵抗器の両方あるいは片方において、１箇所あ
たり２個以上にするようにしたものである。
回路方式において、抵抗器の両端に直接に接続される集
積回路を抵抗器の両方あるいは片方において、１箇所あ
たり２個以上にするようにしたものである。
【００１１】第６の発明に係わる高速バス回路方式は、
抵抗器および伝送線路が交互となるように接続してバス
全体を１つのループ状に形成したバス回路を２系統にす
るとともに、バス回路に接続される複数の集積回路に各
々差動型ドライバ・レシーバを使用し、各々の差動型集
積回路の＋側入出力および−側入出力を、上記バス回路
の各々の系統において伝送路と抵抗器から構成される１
対のバス構成要素の片側に直接に接続するようにしたも
のである。
抵抗器および伝送線路が交互となるように接続してバス
全体を１つのループ状に形成したバス回路を２系統にす
るとともに、バス回路に接続される複数の集積回路に各
々差動型ドライバ・レシーバを使用し、各々の差動型集
積回路の＋側入出力および−側入出力を、上記バス回路
の各々の系統において伝送路と抵抗器から構成される１
対のバス構成要素の片側に直接に接続するようにしたも
のである。
【００１２】第７の発明に係わる高速バス回路方式は、
抵抗器および伝送線路が交互となるように接続してバス
全体を１つのループ状に形成したバス回路において、集
積回路を構成するドライバとレシーバの集積回路内での
接続を分離し、バス回路の各抵抗器の片側にドライバ
を、もう一方にレシーバを接続するようにしたものであ
る。
抵抗器および伝送線路が交互となるように接続してバス
全体を１つのループ状に形成したバス回路において、集
積回路を構成するドライバとレシーバの集積回路内での
接続を分離し、バス回路の各抵抗器の片側にドライバ
を、もう一方にレシーバを接続するようにしたものであ
る。
【００１３】第８の発明は第７の発明に係わる高速バス
回路方式において、集積回路を構成するドライバへの出
力データとレシーバからの入力データを比較する一致検
出回路を設けるようにしたものである。
回路方式において、集積回路を構成するドライバへの出
力データとレシーバからの入力データを比較する一致検
出回路を設けるようにしたものである。
【００１４】
実施の形態１．以下、この発明の第１の実施形態につい
て、図１乃至図４に基づいて説明する。図１は本実施形
態における基本回路図を示したもので、図において、Ｉ
Ｃ２１〜ＩＣ２６はドライバ・レシーバを内蔵するＩ
Ｃ、ＳＬ２１〜ＳＬ２６はバス上の信号を伝送するプリ
ント基板上の伝送線路、Ｒ２１〜Ｒ２６は抵抗器であ
る。
て、図１乃至図４に基づいて説明する。図１は本実施形
態における基本回路図を示したもので、図において、Ｉ
Ｃ２１〜ＩＣ２６はドライバ・レシーバを内蔵するＩ
Ｃ、ＳＬ２１〜ＳＬ２６はバス上の信号を伝送するプリ
ント基板上の伝送線路、Ｒ２１〜Ｒ２６は抵抗器であ
る。
【００１５】次に、動作について説明する。まず、バス
を介したデータの伝送において、バスに接続されたＩＣ
２１〜ＩＣ２６のいずれか１つのＩＣがバスを駆動し、
そのときにバスに現れる信号を他のＩＣが受信する点に
関しては図１１の従来例の動作と同様である。また、本
発明に係わるすべての実施形態の説明におけるレシーバ
は、従来例で説明したと同様に入力インピーダンスが高
く、信号伝送上の影響が少ないため、この部分での波形
歪みは無視できるものとする。本実施形態を示す図１に
おける特徴的な点は、バスをループ状にするとともに、
各ＩＣ間を結ぶ伝送線路の間に各々抵抗器を直列に挿入
し、その抵抗器の片側は伝送線路を経由させずに各ドラ
イバ・レシーバに直接接続するようにしたことである。
例えば、ＩＣ２５がバスを駆動して信号を送出する場合
について、等価的に回路を書き直すと図２に示すように
なる。図２において、ＩＣ２５のドライバがバスを駆動
した瞬間には、出力に一番近い伝送線路ＳＬ２４の左端
および抵抗器Ｒ２５経由伝送線路ＳＬ２５の左端が負荷
となる。そして、図中の点線矢印で示したような、伝送
線路ＳＬ２４左端を出発点とした左回りの信号伝送経
路、および点線矢印と反対方向の抵抗器Ｒ２５を出発点
とした右回りの信号伝送経路が構成される。図２に示し
た左回りの信号伝送経路をさらに書き直すと、図３に示
すような等価回路が得られる。図３において、ＩＣ２５
のドライバはまず伝送線路ＳＬ２４の左端を駆動し、Ｓ
Ｌ２４を伝送した信号は抵抗器Ｒ２４を経由して、次に
伝送線路ＳＬ２３に到達する。さらに、抵抗器Ｒ２３、
伝送線路ＳＬ２２、抵抗器Ｒ２２、伝送線路ＳＬ２１、
抵抗器Ｒ２１、伝送線路ＳＬ２６、抵抗器Ｒ２６、伝送
線路ＳＬ２５、Ｒ２５の順で信号が伝送される。抵抗器
Ｒ２５において、伝送線路ＳＬ２５と反対側に接続され
ているのは図２における信号源ＩＣ２５の出力である
が、図３ではＩＣ２５の出力が“Ｌ”である場合につい
て等価的に回路３で示し、またＩＣ２５の出力が“Ｈ”
である場合を等価的に回路４で示してある。すなわち、
ＩＣ２５の出力が“Ｌ”である場合には、終端抵抗Ｒ２
５が小インピーダンスｒを経由してグランドに接続され
たものとして考えることができる。また、ＩＣ２５の出
力が“Ｈ”のときは小インピーダンスｒを経由して
“Ｈ”のときの電圧レベルＶH に接続されたものとして
考えることができる。したがって、抵抗器Ｒ２５は信号
源ＩＣ２５の出力と同一電圧レベルで終端されることに
なるので無駄な消費電流は流れない。そして、ＩＣ２５
の出力インピーダンスｒを十分小さくしておけば、抵抗
器Ｒ２５が終端抵抗として作用して反射を抑えることが
できる。すなわち、交流的にはグランドおよび電源と同
電位とみなすことができ、終端抵抗として動作して反射
成分の発生が抑えられるのである。一方、図２における
点線矢印とは逆向きとなる右回りの信号伝送線路をさら
に等価回路として書き直すと、図４に示す回路が得られ
る。この図から明らかなように、ＩＣ２５のドライバの
出力に接続されている抵抗器Ｒ２５が伝送線路ＳＬ２５
をドライブする際の送端抵抗として作用して、反射を減
らす働きをしている。なお、この高速バス内の抵抗器Ｒ
２１〜Ｒ２６は、すべて直流的には同一電圧レベルであ
るため無駄な消費電流が流れることはない。
を介したデータの伝送において、バスに接続されたＩＣ
２１〜ＩＣ２６のいずれか１つのＩＣがバスを駆動し、
そのときにバスに現れる信号を他のＩＣが受信する点に
関しては図１１の従来例の動作と同様である。また、本
発明に係わるすべての実施形態の説明におけるレシーバ
は、従来例で説明したと同様に入力インピーダンスが高
く、信号伝送上の影響が少ないため、この部分での波形
歪みは無視できるものとする。本実施形態を示す図１に
おける特徴的な点は、バスをループ状にするとともに、
各ＩＣ間を結ぶ伝送線路の間に各々抵抗器を直列に挿入
し、その抵抗器の片側は伝送線路を経由させずに各ドラ
イバ・レシーバに直接接続するようにしたことである。
例えば、ＩＣ２５がバスを駆動して信号を送出する場合
について、等価的に回路を書き直すと図２に示すように
なる。図２において、ＩＣ２５のドライバがバスを駆動
した瞬間には、出力に一番近い伝送線路ＳＬ２４の左端
および抵抗器Ｒ２５経由伝送線路ＳＬ２５の左端が負荷
となる。そして、図中の点線矢印で示したような、伝送
線路ＳＬ２４左端を出発点とした左回りの信号伝送経
路、および点線矢印と反対方向の抵抗器Ｒ２５を出発点
とした右回りの信号伝送経路が構成される。図２に示し
た左回りの信号伝送経路をさらに書き直すと、図３に示
すような等価回路が得られる。図３において、ＩＣ２５
のドライバはまず伝送線路ＳＬ２４の左端を駆動し、Ｓ
Ｌ２４を伝送した信号は抵抗器Ｒ２４を経由して、次に
伝送線路ＳＬ２３に到達する。さらに、抵抗器Ｒ２３、
伝送線路ＳＬ２２、抵抗器Ｒ２２、伝送線路ＳＬ２１、
抵抗器Ｒ２１、伝送線路ＳＬ２６、抵抗器Ｒ２６、伝送
線路ＳＬ２５、Ｒ２５の順で信号が伝送される。抵抗器
Ｒ２５において、伝送線路ＳＬ２５と反対側に接続され
ているのは図２における信号源ＩＣ２５の出力である
が、図３ではＩＣ２５の出力が“Ｌ”である場合につい
て等価的に回路３で示し、またＩＣ２５の出力が“Ｈ”
である場合を等価的に回路４で示してある。すなわち、
ＩＣ２５の出力が“Ｌ”である場合には、終端抵抗Ｒ２
５が小インピーダンスｒを経由してグランドに接続され
たものとして考えることができる。また、ＩＣ２５の出
力が“Ｈ”のときは小インピーダンスｒを経由して
“Ｈ”のときの電圧レベルＶH に接続されたものとして
考えることができる。したがって、抵抗器Ｒ２５は信号
源ＩＣ２５の出力と同一電圧レベルで終端されることに
なるので無駄な消費電流は流れない。そして、ＩＣ２５
の出力インピーダンスｒを十分小さくしておけば、抵抗
器Ｒ２５が終端抵抗として作用して反射を抑えることが
できる。すなわち、交流的にはグランドおよび電源と同
電位とみなすことができ、終端抵抗として動作して反射
成分の発生が抑えられるのである。一方、図２における
点線矢印とは逆向きとなる右回りの信号伝送線路をさら
に等価回路として書き直すと、図４に示す回路が得られ
る。この図から明らかなように、ＩＣ２５のドライバの
出力に接続されている抵抗器Ｒ２５が伝送線路ＳＬ２５
をドライブする際の送端抵抗として作用して、反射を減
らす働きをしている。なお、この高速バス内の抵抗器Ｒ
２１〜Ｒ２６は、すべて直流的には同一電圧レベルであ
るため無駄な消費電流が流れることはない。
【００１６】実施の形態２．次に、この発明の第２の実
施形態について図５に基づいて説明する。図５は本実施
形態における基本回路図を示したもので、図において、
ＩＣ３１〜ＩＣ３６はドライバ・レシーバを内蔵したＩ
Ｃ、ＳＬ３１〜ＳＬ３３はバス上の信号を伝送するプリ
ント基板上の伝送線路、Ｒ３１〜Ｒ３３は抵抗器であ
る。本実施形態の構成は、バスをループ状にするととも
にＩＣ間を結ぶ伝送線路の間に抵抗器を直列に挿入する
点においては実施形態１と同様であるが、複数のＩＣ間
を各々抵抗器を経由して接続する際、２つ以上のＩＣを
１箇所に接続する点で異なっている。
施形態について図５に基づいて説明する。図５は本実施
形態における基本回路図を示したもので、図において、
ＩＣ３１〜ＩＣ３６はドライバ・レシーバを内蔵したＩ
Ｃ、ＳＬ３１〜ＳＬ３３はバス上の信号を伝送するプリ
ント基板上の伝送線路、Ｒ３１〜Ｒ３３は抵抗器であ
る。本実施形態の構成は、バスをループ状にするととも
にＩＣ間を結ぶ伝送線路の間に抵抗器を直列に挿入する
点においては実施形態１と同様であるが、複数のＩＣ間
を各々抵抗器を経由して接続する際、２つ以上のＩＣを
１箇所に接続する点で異なっている。
【００１７】次に動作について説明する。バスを駆動し
て信号を送出する動作については実施形態１と同様であ
り、バスに接続されたＩＣ３１〜ＩＣ３６のいずれか１
つのＩＣがバスを駆動し、信号が左回りの伝送経路およ
び右回りの伝送経路を経由して伝送される。ここで、Ｉ
Ｃ３５のドライバがバスを駆動する場合を例にとると、
駆動した瞬間にはＩＣ３５の出力に対して、ＩＣ３６、
伝送線路ＳＬ３２、そして抵抗器Ｒ３３経由で伝送線路
ＳＬ３３が負荷となる。左回りの信号伝送経路および右
回りの伝送経路について、各々実施形態１で示した図３
および図４に準じて等価回路に書き直すことができる
が、容易に類推できるため本実施形態では省略し、図５
のみを使用して説明する。図５中の点線矢印で示すよう
に、まず伝送線路ＳＬ３２の下端を駆動し、次にＳＬ３
２を伝送した信号は抵抗器Ｒ３２を経由して伝送線路Ｓ
Ｌ３１に到達する。さらに、抵抗器Ｒ３１、伝送線路Ｓ
Ｌ３３、抵抗器Ｒ３３の順で信号が伝送される。抵抗器
Ｒ３３において伝送線路ＳＬ３３に接続されているのと
反対側は、信号源であるＩＣ３５の出力に接続されてい
るため、直流的には伝送してきた信号と同一レベルで無
駄な消費電流は流れず、交流的にはＩＣ３５の出力イン
ピーダンスを十分小さくしておけば抵抗器Ｒ３３が終端
抵抗として作用して反射を抑えることができる。一方、
図５における点線矢印とは逆向きとなる右回りの信号伝
送経路では、ＩＣ３５のドライバの出力に接続されてい
る抵抗器Ｒ３３が伝送線路ＳＬ３３をドライブする際の
送端抵抗として作用して、反射を減らす働きをする。な
お、この図５に示す高速バス内の抵抗器Ｒ３１〜Ｒ３３
は、すべて直流的に同一電圧レベルであるため無駄な消
費電流が流れることはない。
て信号を送出する動作については実施形態１と同様であ
り、バスに接続されたＩＣ３１〜ＩＣ３６のいずれか１
つのＩＣがバスを駆動し、信号が左回りの伝送経路およ
び右回りの伝送経路を経由して伝送される。ここで、Ｉ
Ｃ３５のドライバがバスを駆動する場合を例にとると、
駆動した瞬間にはＩＣ３５の出力に対して、ＩＣ３６、
伝送線路ＳＬ３２、そして抵抗器Ｒ３３経由で伝送線路
ＳＬ３３が負荷となる。左回りの信号伝送経路および右
回りの伝送経路について、各々実施形態１で示した図３
および図４に準じて等価回路に書き直すことができる
が、容易に類推できるため本実施形態では省略し、図５
のみを使用して説明する。図５中の点線矢印で示すよう
に、まず伝送線路ＳＬ３２の下端を駆動し、次にＳＬ３
２を伝送した信号は抵抗器Ｒ３２を経由して伝送線路Ｓ
Ｌ３１に到達する。さらに、抵抗器Ｒ３１、伝送線路Ｓ
Ｌ３３、抵抗器Ｒ３３の順で信号が伝送される。抵抗器
Ｒ３３において伝送線路ＳＬ３３に接続されているのと
反対側は、信号源であるＩＣ３５の出力に接続されてい
るため、直流的には伝送してきた信号と同一レベルで無
駄な消費電流は流れず、交流的にはＩＣ３５の出力イン
ピーダンスを十分小さくしておけば抵抗器Ｒ３３が終端
抵抗として作用して反射を抑えることができる。一方、
図５における点線矢印とは逆向きとなる右回りの信号伝
送経路では、ＩＣ３５のドライバの出力に接続されてい
る抵抗器Ｒ３３が伝送線路ＳＬ３３をドライブする際の
送端抵抗として作用して、反射を減らす働きをする。な
お、この図５に示す高速バス内の抵抗器Ｒ３１〜Ｒ３３
は、すべて直流的に同一電圧レベルであるため無駄な消
費電流が流れることはない。
【００１８】実施の形態３．次に、この発明の第３の実
施形態について図６に基づいて説明する。図６は本実施
形態における基本回路図を示したもので、図において、
ＩＣ４１〜ＩＣ４６はドライバ・レシーバを内蔵したＩ
Ｃ、ＳＬ４１〜ＳＬ４３はバス上の信号を伝送するプリ
ント基板上の伝送線路、Ｒ４１〜Ｒ４３は抵抗器であ
る。本実施形態の構成では、バスをループ状にするとと
もにＩＣ間を結ぶ伝送線路の間に抵抗器を直列に挿入す
る点においては実施形態１および実施形態２と同様であ
るが、各抵抗器のもう一方の側にもＩＣを直接に接続す
る点で異なっている。
施形態について図６に基づいて説明する。図６は本実施
形態における基本回路図を示したもので、図において、
ＩＣ４１〜ＩＣ４６はドライバ・レシーバを内蔵したＩ
Ｃ、ＳＬ４１〜ＳＬ４３はバス上の信号を伝送するプリ
ント基板上の伝送線路、Ｒ４１〜Ｒ４３は抵抗器であ
る。本実施形態の構成では、バスをループ状にするとと
もにＩＣ間を結ぶ伝送線路の間に抵抗器を直列に挿入す
る点においては実施形態１および実施形態２と同様であ
るが、各抵抗器のもう一方の側にもＩＣを直接に接続す
る点で異なっている。
【００１９】次に動作について説明する。バスを駆動し
て信号を送出する動作については実施形態１および実施
形態２と同様であり、バスに接続されたＩＣ４１〜ＩＣ
４６のいずれか１つのＩＣがバスを駆動し、信号が左回
りの伝送経路および右回りの伝送経路により伝送され
る。ＩＣ４５のドライバがバスを駆動する場合を例にと
ると、駆動した瞬間にはＩＣ４５の出力に対して、伝送
線路ＳＬ４２の下側、および抵抗器Ｒ４３経由でＩＣ４
６と伝送線路ＳＬ４３の右側が負荷となる。左回りの信
号伝送経路および右回りの伝送経路について、実施形態
１で示した図３および図４に準じて等価回路に書き直す
ことができるが、容易に類推できるため本実施形態では
省略し、図６のみを使用して説明する。左回りの信号伝
送経路では、図６中の点線矢印で示すように、まず伝送
線路ＳＬ４２の下端を駆動し、次にＳＬ４２を伝送した
信号は抵抗器Ｒ４２を経由して伝送線路ＳＬ４１に到達
する。さらに、抵抗器Ｒ４１、伝送線路ＳＬ４３、抵抗
器Ｒ４３の順で信号が伝送される。また、抵抗器Ｒ４３
のもう片方は信号源であるＩＣ４５の出力に接続されて
いるため、直流的には伝送してきた信号と同一レベルで
無駄な消費電流は流れず、交流的にはＩＣ４５の出力イ
ンピーダンスを十分小さくしておけば抵抗器Ｒ４３が終
端抵抗として作用して反射を抑えることができる。一
方、図６における点線矢印とは逆向きとなる右回りの信
号伝送経路では、ＩＣ４５のドライバの出力に接続され
ている抵抗器Ｒ４３が伝送線路ＳＬ４３をドライブする
際の送端抵抗として作用して、反射を減らす働きをす
る。なお、この図６に示す高速バス内の抵抗器Ｒ４１〜
Ｒ４３は、すべて直流的に同一電圧レベルであるため無
駄な消費電流が流れることはない。
て信号を送出する動作については実施形態１および実施
形態２と同様であり、バスに接続されたＩＣ４１〜ＩＣ
４６のいずれか１つのＩＣがバスを駆動し、信号が左回
りの伝送経路および右回りの伝送経路により伝送され
る。ＩＣ４５のドライバがバスを駆動する場合を例にと
ると、駆動した瞬間にはＩＣ４５の出力に対して、伝送
線路ＳＬ４２の下側、および抵抗器Ｒ４３経由でＩＣ４
６と伝送線路ＳＬ４３の右側が負荷となる。左回りの信
号伝送経路および右回りの伝送経路について、実施形態
１で示した図３および図４に準じて等価回路に書き直す
ことができるが、容易に類推できるため本実施形態では
省略し、図６のみを使用して説明する。左回りの信号伝
送経路では、図６中の点線矢印で示すように、まず伝送
線路ＳＬ４２の下端を駆動し、次にＳＬ４２を伝送した
信号は抵抗器Ｒ４２を経由して伝送線路ＳＬ４１に到達
する。さらに、抵抗器Ｒ４１、伝送線路ＳＬ４３、抵抗
器Ｒ４３の順で信号が伝送される。また、抵抗器Ｒ４３
のもう片方は信号源であるＩＣ４５の出力に接続されて
いるため、直流的には伝送してきた信号と同一レベルで
無駄な消費電流は流れず、交流的にはＩＣ４５の出力イ
ンピーダンスを十分小さくしておけば抵抗器Ｒ４３が終
端抵抗として作用して反射を抑えることができる。一
方、図６における点線矢印とは逆向きとなる右回りの信
号伝送経路では、ＩＣ４５のドライバの出力に接続され
ている抵抗器Ｒ４３が伝送線路ＳＬ４３をドライブする
際の送端抵抗として作用して、反射を減らす働きをす
る。なお、この図６に示す高速バス内の抵抗器Ｒ４１〜
Ｒ４３は、すべて直流的に同一電圧レベルであるため無
駄な消費電流が流れることはない。
【００２０】実施の形態４．次に、この発明の第４の実
施形態について図７に基づいて説明する。図７は本実施
形態における基本回路図を示したもので、図において、
ＩＣ５１〜ＩＣ５６はドライバ・レシーバを内蔵したＩ
Ｃ、ＳＬ５１およびＳＬ５２はバス上の信号を伝送する
プリント基板上の伝送線路、Ｒ５１およびＲ５２は抵抗
器である。本実施形態の構成は、バスをループ状にする
とともにＩＣ間を結ぶ伝送線路の間に抵抗器を直列に挿
入する点においては実施形態１〜３と同様であるが、各
抵抗器の１箇所あたりに接続するＩＣを２つ以上とする
点、および各抵抗器のもう一方の側にもＩＣを２つ以上
接続する点で異なるものである。
施形態について図７に基づいて説明する。図７は本実施
形態における基本回路図を示したもので、図において、
ＩＣ５１〜ＩＣ５６はドライバ・レシーバを内蔵したＩ
Ｃ、ＳＬ５１およびＳＬ５２はバス上の信号を伝送する
プリント基板上の伝送線路、Ｒ５１およびＲ５２は抵抗
器である。本実施形態の構成は、バスをループ状にする
とともにＩＣ間を結ぶ伝送線路の間に抵抗器を直列に挿
入する点においては実施形態１〜３と同様であるが、各
抵抗器の１箇所あたりに接続するＩＣを２つ以上とする
点、および各抵抗器のもう一方の側にもＩＣを２つ以上
接続する点で異なるものである。
【００２１】次に動作について説明する。バスを駆動し
て信号を送出する動作については実施形態１〜３と同様
であり、バスに接続されたＩＣ５１〜ＩＣ５６のいずれ
か１つのＩＣがバスを駆動し、信号が右回りの伝送経路
および左回りの伝送経路により伝送される。左回りの信
号伝送経路および右回りの伝送経路については、実施形
態１で示した図３および図４に準じて各々等価回路に書
き直すことができるが、容易に類推できるため本実施形
態では省略し、図７のみを使用して説明する。ＩＣ５４
のドライバがバスを駆動する場合を例にとると、駆動し
た瞬間にはＩＣ５４の出力に対して、直接接続されたＩ
Ｃ５３、伝送線路ＳＬ５１左端、そして抵抗器Ｒ５１経
由でＩＣ５１、ＩＣ５２、伝送線路ＳＬ５２左端が負荷
となる。右回りの信号伝送経路では、図７中の点線矢印
で示すように、まずＩＣ５４のドライバは伝送線路ＳＬ
５１の左端を駆動し、ＳＬ５１を伝送した信号は抵抗器
Ｒ５２を経由して伝送線路ＳＬ５２、そして抵抗器Ｒ５
１に到達する。抵抗器Ｒ５１のもう片方は信号源である
ＩＣ５４の出力に接続されているため、直流的には伝送
してきた信号と同一レベルで無駄な消費電流は流れず、
交流的にはＩＣ５４の出力インピーダンスを十分小さく
しておけば抵抗器Ｒ５１が終端抵抗として作用して、反
射を抑えることができる。一方、図７における点線矢印
とは逆向きとなる左回りの信号伝送経路では、ＩＣ５４
のドライバの出力に接続されている抵抗器Ｒ５１が伝送
線路ＳＬ５２をドライブする際の送端抵抗として作用し
て、反射を減らす働きをする。なお、この図７に示す高
速バス内の抵抗器Ｒ５１およびＲ５２は、両方とも直流
的に同一電圧レベルであるため無駄な消費電流が流れる
ことはない。
て信号を送出する動作については実施形態１〜３と同様
であり、バスに接続されたＩＣ５１〜ＩＣ５６のいずれ
か１つのＩＣがバスを駆動し、信号が右回りの伝送経路
および左回りの伝送経路により伝送される。左回りの信
号伝送経路および右回りの伝送経路については、実施形
態１で示した図３および図４に準じて各々等価回路に書
き直すことができるが、容易に類推できるため本実施形
態では省略し、図７のみを使用して説明する。ＩＣ５４
のドライバがバスを駆動する場合を例にとると、駆動し
た瞬間にはＩＣ５４の出力に対して、直接接続されたＩ
Ｃ５３、伝送線路ＳＬ５１左端、そして抵抗器Ｒ５１経
由でＩＣ５１、ＩＣ５２、伝送線路ＳＬ５２左端が負荷
となる。右回りの信号伝送経路では、図７中の点線矢印
で示すように、まずＩＣ５４のドライバは伝送線路ＳＬ
５１の左端を駆動し、ＳＬ５１を伝送した信号は抵抗器
Ｒ５２を経由して伝送線路ＳＬ５２、そして抵抗器Ｒ５
１に到達する。抵抗器Ｒ５１のもう片方は信号源である
ＩＣ５４の出力に接続されているため、直流的には伝送
してきた信号と同一レベルで無駄な消費電流は流れず、
交流的にはＩＣ５４の出力インピーダンスを十分小さく
しておけば抵抗器Ｒ５１が終端抵抗として作用して、反
射を抑えることができる。一方、図７における点線矢印
とは逆向きとなる左回りの信号伝送経路では、ＩＣ５４
のドライバの出力に接続されている抵抗器Ｒ５１が伝送
線路ＳＬ５２をドライブする際の送端抵抗として作用し
て、反射を減らす働きをする。なお、この図７に示す高
速バス内の抵抗器Ｒ５１およびＲ５２は、両方とも直流
的に同一電圧レベルであるため無駄な消費電流が流れる
ことはない。
【００２２】実施の形態５．次に、この発明の第５の実
施形態について図８に基づいて説明する。図８は本実施
形態における基本回路図を示したもので、図において、
ＩＣ６１〜ＩＣ６４は差動型ドライバ・レシーバを内蔵
したＩＣ、ＳＬ６１〜ＳＬ６８はバス上の信号を伝送す
るプリント基板上の伝送線路、Ｒ６１〜Ｒ６８は抵抗器
である。本実施形態の構成は、バスをループ状にすると
ともにＩＣ間を結ぶ伝送線路の間に各々抵抗器を直列に
挿入する点においては実施形態１〜４と同様であるが、
差動型ドライバ・レシーバに対応した２系統のループ状
のバスとして、各ＩＣの＋側および−側を直接各抵抗器
に接続する点が異なるものである。
施形態について図８に基づいて説明する。図８は本実施
形態における基本回路図を示したもので、図において、
ＩＣ６１〜ＩＣ６４は差動型ドライバ・レシーバを内蔵
したＩＣ、ＳＬ６１〜ＳＬ６８はバス上の信号を伝送す
るプリント基板上の伝送線路、Ｒ６１〜Ｒ６８は抵抗器
である。本実施形態の構成は、バスをループ状にすると
ともにＩＣ間を結ぶ伝送線路の間に各々抵抗器を直列に
挿入する点においては実施形態１〜４と同様であるが、
差動型ドライバ・レシーバに対応した２系統のループ状
のバスとして、各ＩＣの＋側および−側を直接各抵抗器
に接続する点が異なるものである。
【００２３】次に動作について説明する。本実施形態で
は、差動型のドライバの＋側出力が２系統のうちの一系
統のバスをドライブし、−側出力についてはもう一方の
系統のバスをドライブするものであるが、各系統のバス
に着目すると、バスを駆動して信号を送出する動作につ
いては実施形態１と同様である。バスに接続されたＩＣ
６１〜ＩＣ６４のいずれか１つのＩＣがバスを駆動し、
信号が左回りの伝送経路および右回りの伝送経路により
伝送される。なお、差動型のドライバでは、“Ｈ”のデ
ータを出力する際、＋側出力を“Ｈ”、−側出力を
“Ｌ”とし、“Ｌ”のデータを出力する際は反対に、＋
側出力を“Ｌ”、−側出力を“Ｈ”とする。そして、差
動型レシーバではバス上の＋側の信号と−側の信号の差
を検出し、差が正の場合は“Ｈ”、差が負の場合は
“Ｌ”として受信する。ＩＣ６３のドライバがバスを駆
動する場合を例にとると、駆動した瞬間には、ＩＣ６３
の＋側出力に対して、伝送線路ＳＬ６２および抵抗器Ｒ
６３を経由した伝送線路ＳＬ６３、またＩＣ６３の−側
出力に対しては、伝送線路ＳＬ６６および抵抗器Ｒ６７
を経由した伝送線路ＳＬ６７が負荷となる。左回りの信
号伝送経路では、図８中の点線矢印で示すように、まず
ＩＣ６３のドライバは伝送線路ＳＬ６２およびＳＬ６６
の下端を駆動し、ＳＬ６２およびＳＬ６６を伝送した信
号は抵抗器Ｒ６２およびＲ６６を経由して伝送線路ＳＬ
６１およびＳＬ６５に到達する。さらに、抵抗器Ｒ６１
およびＲ６５、伝送線路ＳＬ６４およびＳＬ６８、抵抗
器Ｒ６４およびＲ６８、伝送線路ＳＬ６３およびＳＬ６
７、そして抵抗器Ｒ６３およびＲ６７の順で信号が伝送
される。抵抗器Ｒ６３およびＲ６７のもう片方は信号源
であるＩＣ６３の＋側および−側出力に接続されている
ため、直流的には伝送してきた信号と同一レベルで無駄
な消費電流は流れず、交流的にはＩＣ６３の出力インピ
ーダンスを十分小さくしておけば抵抗器Ｒ６３およびＲ
６７が終端抵抗として作用して反射を抑えることができ
る。一方、図８における点線矢印とは逆向きとなる右回
りの信号伝送経路では、ＩＣ６３のドライバの＋側出力
に接続されている抵抗器Ｒ６３および−側に接続されて
いる抵抗器Ｒ６７が伝送線路ＳＬ６３およびＳＬ６７を
ドライブする際の送端抵抗として作用して、反射を減ら
す働きをする。なお、この図８に示す高速バス内の抵抗
器Ｒ６１〜Ｒ６８の両端の電圧は、直流的に同一電圧レ
ベルであるため無駄な消費電流が流れることはない。
は、差動型のドライバの＋側出力が２系統のうちの一系
統のバスをドライブし、−側出力についてはもう一方の
系統のバスをドライブするものであるが、各系統のバス
に着目すると、バスを駆動して信号を送出する動作につ
いては実施形態１と同様である。バスに接続されたＩＣ
６１〜ＩＣ６４のいずれか１つのＩＣがバスを駆動し、
信号が左回りの伝送経路および右回りの伝送経路により
伝送される。なお、差動型のドライバでは、“Ｈ”のデ
ータを出力する際、＋側出力を“Ｈ”、−側出力を
“Ｌ”とし、“Ｌ”のデータを出力する際は反対に、＋
側出力を“Ｌ”、−側出力を“Ｈ”とする。そして、差
動型レシーバではバス上の＋側の信号と−側の信号の差
を検出し、差が正の場合は“Ｈ”、差が負の場合は
“Ｌ”として受信する。ＩＣ６３のドライバがバスを駆
動する場合を例にとると、駆動した瞬間には、ＩＣ６３
の＋側出力に対して、伝送線路ＳＬ６２および抵抗器Ｒ
６３を経由した伝送線路ＳＬ６３、またＩＣ６３の−側
出力に対しては、伝送線路ＳＬ６６および抵抗器Ｒ６７
を経由した伝送線路ＳＬ６７が負荷となる。左回りの信
号伝送経路では、図８中の点線矢印で示すように、まず
ＩＣ６３のドライバは伝送線路ＳＬ６２およびＳＬ６６
の下端を駆動し、ＳＬ６２およびＳＬ６６を伝送した信
号は抵抗器Ｒ６２およびＲ６６を経由して伝送線路ＳＬ
６１およびＳＬ６５に到達する。さらに、抵抗器Ｒ６１
およびＲ６５、伝送線路ＳＬ６４およびＳＬ６８、抵抗
器Ｒ６４およびＲ６８、伝送線路ＳＬ６３およびＳＬ６
７、そして抵抗器Ｒ６３およびＲ６７の順で信号が伝送
される。抵抗器Ｒ６３およびＲ６７のもう片方は信号源
であるＩＣ６３の＋側および−側出力に接続されている
ため、直流的には伝送してきた信号と同一レベルで無駄
な消費電流は流れず、交流的にはＩＣ６３の出力インピ
ーダンスを十分小さくしておけば抵抗器Ｒ６３およびＲ
６７が終端抵抗として作用して反射を抑えることができ
る。一方、図８における点線矢印とは逆向きとなる右回
りの信号伝送経路では、ＩＣ６３のドライバの＋側出力
に接続されている抵抗器Ｒ６３および−側に接続されて
いる抵抗器Ｒ６７が伝送線路ＳＬ６３およびＳＬ６７を
ドライブする際の送端抵抗として作用して、反射を減ら
す働きをする。なお、この図８に示す高速バス内の抵抗
器Ｒ６１〜Ｒ６８の両端の電圧は、直流的に同一電圧レ
ベルであるため無駄な消費電流が流れることはない。
【００２４】実施の形態６．次に、この発明の第６の実
施形態について図９に基づいて説明する。図９は本実施
形態における基本回路図を示したもので、図において、
ＩＣ７１〜ＩＣ７６はドライバ・レシーバを内蔵したＩ
Ｃ、ＳＬ７１〜ＳＬ７６はバス上の信号を伝送するプリ
ント基板上の伝送線路、Ｒ７１〜Ｒ７６は抵抗器であ
る。本実施形態の構成は、バスをループ状にするととも
にＩＣ間を結ぶ伝送線路の間に各々抵抗器を直列に挿入
する点においては実施形態１〜５と同様であるが、各Ｉ
Ｃにおけるドライバとレシーバとバスとの接続を分離
し、そのドライバとレシーバ間に抵抗器を入れる構成と
した点が異なるものである。
施形態について図９に基づいて説明する。図９は本実施
形態における基本回路図を示したもので、図において、
ＩＣ７１〜ＩＣ７６はドライバ・レシーバを内蔵したＩ
Ｃ、ＳＬ７１〜ＳＬ７６はバス上の信号を伝送するプリ
ント基板上の伝送線路、Ｒ７１〜Ｒ７６は抵抗器であ
る。本実施形態の構成は、バスをループ状にするととも
にＩＣ間を結ぶ伝送線路の間に各々抵抗器を直列に挿入
する点においては実施形態１〜５と同様であるが、各Ｉ
Ｃにおけるドライバとレシーバとバスとの接続を分離
し、そのドライバとレシーバ間に抵抗器を入れる構成と
した点が異なるものである。
【００２５】次に動作について説明する。バスを駆動し
て信号を送出する動作については実施形態１と同様であ
り、バスに接続されたＩＣ７１〜ＩＣ７６のいずれか１
つのＩＣがバスを駆動し、信号が右回りの伝送経路およ
び左回りの伝送経路により伝送される。また、ＩＣ７５
のドライバがバスを駆動する場合を例にとると、駆動し
た瞬間にはＩＣ７５の出力に対して、伝送線路ＳＬ７
５、そして抵抗器Ｒ７５経由で伝送線路ＳＬ７４が負荷
となる。右回りの信号伝送経路では、図９中の点線矢印
で示すように、まず伝送線路ＳＬ７５の右端を駆動し、
次にＳＬ７５を伝送した信号は抵抗器Ｒ７６を経由して
伝送線路ＳＬ７６に到達する。さらに、抵抗器Ｒ７１、
伝送線路ＳＬ７１、抵抗器Ｒ７２、伝送線路ＳＬ７２、
抵抗器Ｒ７３、伝送線路ＳＬ７３、抵抗器Ｒ７４、伝送
線路ＳＬ７４、そして抵抗器Ｒ７５の順で信号が伝送さ
れる。抵抗器Ｒ７５のもう片方は信号源であるＩＣ７５
の出力に接続されているため、直流的には伝送してきた
信号と同一レベルで無駄な消費電流は流れず、交流的に
はＩＣ７５の出力インピーダンスを十分小さくしておけ
ば抵抗器Ｒ７５が終端抵抗として作用して、反射を抑え
ることができる。一方、図９における点線矢印とは逆向
きとなる左回りの信号伝送経路では、ＩＣ７５のドライ
バの出力に接続されている抵抗器Ｒ７５が伝送線路ＳＬ
７４をドライブする際の送端抵抗として作用して、反射
を減らす働きをする。本実施形態における信号の伝送の
仕方は以上の通りであり、図９に示す高速バス内の抵抗
器Ｒ７１〜Ｒ７６は、すべて直流的に同一レベルである
ため無駄な電力を発生させることはない。図９では各Ｉ
Ｃのドライバとレシーバが分離されるとともに、その間
には抵抗器が挿入された構成をとっているため、ドライ
バが駆動したバスの端とは反対側のバスの端の信号をレ
シーバが受信することになる。ドライバとレシーバ間の
抵抗器により、ドライバから信号の一部が直接レシーバ
に加えられることになるが、レシーバの入力スレショル
ドをその抵抗器を介して伝わった信号より低く設定して
おけば、ループ状バスをすべて通った信号がレシーバに
到達して初めて信号を認識するようにすることができ
る。換言すれば、本実施形態では高速バスが正常に接続
されてデータが伝送される様子をレシーバによりモニタ
することができる。
て信号を送出する動作については実施形態１と同様であ
り、バスに接続されたＩＣ７１〜ＩＣ７６のいずれか１
つのＩＣがバスを駆動し、信号が右回りの伝送経路およ
び左回りの伝送経路により伝送される。また、ＩＣ７５
のドライバがバスを駆動する場合を例にとると、駆動し
た瞬間にはＩＣ７５の出力に対して、伝送線路ＳＬ７
５、そして抵抗器Ｒ７５経由で伝送線路ＳＬ７４が負荷
となる。右回りの信号伝送経路では、図９中の点線矢印
で示すように、まず伝送線路ＳＬ７５の右端を駆動し、
次にＳＬ７５を伝送した信号は抵抗器Ｒ７６を経由して
伝送線路ＳＬ７６に到達する。さらに、抵抗器Ｒ７１、
伝送線路ＳＬ７１、抵抗器Ｒ７２、伝送線路ＳＬ７２、
抵抗器Ｒ７３、伝送線路ＳＬ７３、抵抗器Ｒ７４、伝送
線路ＳＬ７４、そして抵抗器Ｒ７５の順で信号が伝送さ
れる。抵抗器Ｒ７５のもう片方は信号源であるＩＣ７５
の出力に接続されているため、直流的には伝送してきた
信号と同一レベルで無駄な消費電流は流れず、交流的に
はＩＣ７５の出力インピーダンスを十分小さくしておけ
ば抵抗器Ｒ７５が終端抵抗として作用して、反射を抑え
ることができる。一方、図９における点線矢印とは逆向
きとなる左回りの信号伝送経路では、ＩＣ７５のドライ
バの出力に接続されている抵抗器Ｒ７５が伝送線路ＳＬ
７４をドライブする際の送端抵抗として作用して、反射
を減らす働きをする。本実施形態における信号の伝送の
仕方は以上の通りであり、図９に示す高速バス内の抵抗
器Ｒ７１〜Ｒ７６は、すべて直流的に同一レベルである
ため無駄な電力を発生させることはない。図９では各Ｉ
Ｃのドライバとレシーバが分離されるとともに、その間
には抵抗器が挿入された構成をとっているため、ドライ
バが駆動したバスの端とは反対側のバスの端の信号をレ
シーバが受信することになる。ドライバとレシーバ間の
抵抗器により、ドライバから信号の一部が直接レシーバ
に加えられることになるが、レシーバの入力スレショル
ドをその抵抗器を介して伝わった信号より低く設定して
おけば、ループ状バスをすべて通った信号がレシーバに
到達して初めて信号を認識するようにすることができ
る。換言すれば、本実施形態では高速バスが正常に接続
されてデータが伝送される様子をレシーバによりモニタ
することができる。
【００２６】実施の形態７．次に、この発明の第７の実
施形態について図１０に基づいて説明する。図１０は本
実施形態における基本回路図を示したもので、図におい
て、ＩＣ８１〜ＩＣ８６はドライバ・レシーバを内蔵し
たＩＣ、ＳＬ８１〜ＳＬ８６はバス上の信号を伝送する
プリント基板上の伝送線路、Ｒ８１〜Ｒ８６は抵抗器、
５は一致検出論理回路、６は異常検出部である。尚、本
実施形態の構成は、異常検出部６以外は実施形態６と同
様である。
施形態について図１０に基づいて説明する。図１０は本
実施形態における基本回路図を示したもので、図におい
て、ＩＣ８１〜ＩＣ８６はドライバ・レシーバを内蔵し
たＩＣ、ＳＬ８１〜ＳＬ８６はバス上の信号を伝送する
プリント基板上の伝送線路、Ｒ８１〜Ｒ８６は抵抗器、
５は一致検出論理回路、６は異常検出部である。尚、本
実施形態の構成は、異常検出部６以外は実施形態６と同
様である。
【００２７】次に動作について説明する。本実施形態の
信号の伝送については、実施形態６と同様であるので説
明を省略する。本実施形態では、分離型のドライバおよ
びレシーバを内蔵したＩＣ８５の出力と異常検出部６を
接続することで、ＩＣ８５の部分で高速バスの正常また
は異常をチェックするようにしている。信号線１はＩＣ
８５のドライバから高速バスに出力すべきデータ線であ
り、一致検出回路５により高速バスに接続されたＩＣ８
５のレシーバにより受信されたデータが、信号線１のデ
ータと一致しているか否かがチェックされる。
信号の伝送については、実施形態６と同様であるので説
明を省略する。本実施形態では、分離型のドライバおよ
びレシーバを内蔵したＩＣ８５の出力と異常検出部６を
接続することで、ＩＣ８５の部分で高速バスの正常また
は異常をチェックするようにしている。信号線１はＩＣ
８５のドライバから高速バスに出力すべきデータ線であ
り、一致検出回路５により高速バスに接続されたＩＣ８
５のレシーバにより受信されたデータが、信号線１のデ
ータと一致しているか否かがチェックされる。
【００２８】
【発明の効果】以上のように、第１の発明によれば、複
数のＩＣ間を各々抵抗器を経由して伝送線路に接続する
とともに、バス回路全体を１つのループ状に形成したの
で、無駄な直流電力を消費することなく、反射歪みの少
ない高速な信号の伝送が行なえるという効果がある。
数のＩＣ間を各々抵抗器を経由して伝送線路に接続する
とともに、バス回路全体を１つのループ状に形成したの
で、無駄な直流電力を消費することなく、反射歪みの少
ない高速な信号の伝送が行なえるという効果がある。
【００２９】第２の発明によれば、ＩＣを抵抗器と伝送
線路から構成されるバス構成要素の両端に直接接続する
ようにしたので、第１の発明の効果を高めるとともに、
さらに高速な信号の伝送を行なうことができるという効
果がある。
線路から構成されるバス構成要素の両端に直接接続する
ようにしたので、第１の発明の効果を高めるとともに、
さらに高速な信号の伝送を行なうことができるという効
果がある。
【００３０】第３の発明によれば、複数のＩＣ間を接続
する際、抵抗器と伝送線路から構成されるバス構成要素
の両端に２つ以上のＩＣを接続するようにしたので、第
２の発明の効果を有するとともに、高速バスに接続され
る抵抗器の数を削減させるという効果がある。
する際、抵抗器と伝送線路から構成されるバス構成要素
の両端に２つ以上のＩＣを接続するようにしたので、第
２の発明の効果を有するとともに、高速バスに接続され
る抵抗器の数を削減させるという効果がある。
【００３１】第４の発明によれば、バス回路を構成する
各抵抗器の両側にＩＣを直接に接続するようにしたの
で、第２の発明の効果を有するとともに高速バスに接続
される抵抗器の数を削減させるという効果がある。
各抵抗器の両側にＩＣを直接に接続するようにしたの
で、第２の発明の効果を有するとともに高速バスに接続
される抵抗器の数を削減させるという効果がある。
【００３２】第５の発明によれば、各抵抗器の両側にド
ライバ・レシーバを複数個接続するようにしたので、第
２の発明の効果を有するとともに、高速バスに接続され
る抵抗器の数を第３の発明および第４の発明よりもさら
に削減させることができるという効果がある。
ライバ・レシーバを複数個接続するようにしたので、第
２の発明の効果を有するとともに、高速バスに接続され
る抵抗器の数を第３の発明および第４の発明よりもさら
に削減させることができるという効果がある。
【００３３】第６の発明によれば、第２の発明と同様な
抵抗器を含むループ状のバス回路を２系統用意して各々
のＩＣの信号＋側および−側を各抵抗器の片側に直接接
続するようにしたので、第２の発明の効果を有するとと
もに、外乱要因に対する影響を抑えることができるとい
う効果がある。
抵抗器を含むループ状のバス回路を２系統用意して各々
のＩＣの信号＋側および−側を各抵抗器の片側に直接接
続するようにしたので、第２の発明の効果を有するとと
もに、外乱要因に対する影響を抑えることができるとい
う効果がある。
【００３４】第７の発明によれば、ドライバとレシーバ
を分離して高速バスの各抵抗器の片側にドライバ、もう
一方にレシーバを接続するようにしたので、第２の発明
の効果に加えて、バス回路の状態を監視できるという効
果がある。
を分離して高速バスの各抵抗器の片側にドライバ、もう
一方にレシーバを接続するようにしたので、第２の発明
の効果に加えて、バス回路の状態を監視できるという効
果がある。
【００３５】第８の発明によれば、ＩＣ内蔵のドライバ
への出力データとレシーバからの入力データを比較する
ようにしたので、第２の発明の効果に加えて、バス回路
の信頼性を高めることができるという効果がある。
への出力データとレシーバからの入力データを比較する
ようにしたので、第２の発明の効果に加えて、バス回路
の信頼性を高めることができるという効果がある。
【図１】 本発明の第１の実施形態における高速バス回
路方式を示す基本回路図である。
路方式を示す基本回路図である。
【図２】 本発明の第１の実施形態の動作を説明するた
めの図である。
めの図である。
【図３】 本発明の第１の実施形態を示す基本回路に相
当する等価回路図である。
当する等価回路図である。
【図４】 本発明の第１の実施形態を示す基本回路に相
当する等価回路図である。
当する等価回路図である。
【図５】 本発明の第２の実施形態における高速バス回
路方式を示す基本回路図である。
路方式を示す基本回路図である。
【図６】 本発明の第３の実施形態における高速バス回
路方式を示す基本回路図である。
路方式を示す基本回路図である。
【図７】 本発明の第４の実施形態における高速バス回
路方式を示す基本回路図である。
路方式を示す基本回路図である。
【図８】 本発明の第５の実施形態における高速バス回
路方式を示す基本回路図である。
路方式を示す基本回路図である。
【図９】 本発明の第６の実施形態における高速バス回
路方式を示す基本回路図である。
路方式を示す基本回路図である。
【図１０】 本発明の第７の実施形態における高速バス
回路方式を示す基本回路図である。
回路方式を示す基本回路図である。
【図１１】 従来の高速バス回路方式を示す基本回路図
である。
である。
【図１２】 従来の高速バス回路方式における動作を説
明する図である。
明する図である。
ＩＣ２１〜ＩＣ２６，ＩＣ３１〜ＩＣ３６，ＩＣ４１〜
ＩＣ４６，ＩＣ５１〜ＩＣ５６ ドライバ・レシーバを
内蔵した集積回路、ＩＣ６１〜ＩＣ６４ 差動型ドライ
バ・レシーバを内蔵した集積回路、ＩＣ７１〜ＩＣ７
６，ＩＣ８１〜ＩＣ８６ 分離型ドライバ・レシーバを
内蔵した集積回路、ＳＬ２１〜ＳＬ２６，ＳＬ３１〜Ｓ
Ｌ３３，ＳＬ４１〜ＳＬ４３，ＳＬ５１，ＳＬ５２，Ｓ
Ｌ６１〜ＳＬ６８，ＳＬ７１〜ＳＬ７６，ＳＬ８１〜Ｓ
Ｌ８６ バスの信号を伝送するプリント基板上の伝送線
路、Ｒ２１〜Ｒ２６，Ｒ３１〜Ｒ３３，Ｒ４１〜Ｒ４
３，Ｒ５１，Ｒ５２，Ｒ６１〜Ｒ６８，Ｒ７１〜Ｒ７
６，Ｒ８１〜Ｒ８６ 抵抗器、１出力データ線、２ 入
出力比較結果、３ ドライバ出力値がＬの時の等価回
路、４ ドライバ出力値がＨの時の等価回路、５ 一致
検出回路、６ 異常検出部。
ＩＣ４６，ＩＣ５１〜ＩＣ５６ ドライバ・レシーバを
内蔵した集積回路、ＩＣ６１〜ＩＣ６４ 差動型ドライ
バ・レシーバを内蔵した集積回路、ＩＣ７１〜ＩＣ７
６，ＩＣ８１〜ＩＣ８６ 分離型ドライバ・レシーバを
内蔵した集積回路、ＳＬ２１〜ＳＬ２６，ＳＬ３１〜Ｓ
Ｌ３３，ＳＬ４１〜ＳＬ４３，ＳＬ５１，ＳＬ５２，Ｓ
Ｌ６１〜ＳＬ６８，ＳＬ７１〜ＳＬ７６，ＳＬ８１〜Ｓ
Ｌ８６ バスの信号を伝送するプリント基板上の伝送線
路、Ｒ２１〜Ｒ２６，Ｒ３１〜Ｒ３３，Ｒ４１〜Ｒ４
３，Ｒ５１，Ｒ５２，Ｒ６１〜Ｒ６８，Ｒ７１〜Ｒ７
６，Ｒ８１〜Ｒ８６ 抵抗器、１出力データ線、２ 入
出力比較結果、３ ドライバ出力値がＬの時の等価回
路、４ ドライバ出力値がＨの時の等価回路、５ 一致
検出回路、６ 異常検出部。
Claims (8)
- 【請求項１】 複数の集積回路間を各々抵抗器を経由し
て伝送線路に接続するとともに、該抵抗器および伝送線
路が交互となるように接続してバス全体を１つのループ
状に形成するようにしたことを特徴とする高速バス回路
方式。 - 【請求項２】 複数の集積回路間を接続するループ状に
形成されたバス回路において、 上記バス回路は、伝送線路に抵抗器を直列に挿入し、且
つ抵抗器と伝送線路が交互接続となるように構成し、 上記伝送線路と抵抗器で構成される１対のバス構成要素
の両端に集積回路を接続するようにして集積回路間を接
続したことを特徴とする高速バス回路方式。 - 【請求項３】 上記伝送線路と抵抗器で構成される１対
のバス構成要素の両端に各々複数の集積回路を接続する
ようにしたことを特徴とする請求項２記載の高速バス回
路方式。 - 【請求項４】 複数の集積回路間を接続するループ状に
形成されたバス回路において、 上記バス回路は、伝送線路に抵抗器を直列に挿入し、且
つ抵抗器と伝送線路が交互接続となるように構成し、 該バス回路に接続される集積回路は該抵抗器の両端に直
接に接続するようにしたことを特徴とする高速バス回路
方式。 - 【請求項５】 上記抵抗器の両端に直接に接続される集
積回路は、抵抗器の両方あるいは片方において、１箇所
あたり２個以上にするようにしたことを特徴とする請求
項４記載の高速バス回路方式。 - 【請求項６】 抵抗器および伝送線路が交互となるよう
に接続してバス全体を１つのループ状に形成したバス回
路を２系統にするとともに、 該バス回路に接続される複数の集積回路に各々差動型ド
ライバ・レシーバを使用し、 各々の差動型集積回路の＋側入出力および−側入出力
を、上記バス回路の各々の系統において伝送路と抵抗器
から構成される１対のバス構成要素の片側に直接に接続
するようにしたことを特徴とする高速バス回路方式。 - 【請求項７】 抵抗器および伝送線路が交互となるよう
に接続してバス全体を１つのループ状に形成したバス回
路において、 集積回路を構成するドライバとレシーバの集積回路内で
の接続を分離し、 該バス回路の各抵抗器の片側にドライバを、もう一方に
レシーバを接続するようにしたことを特徴とする高速バ
ス回路方式。 - 【請求項８】 上記集積回路を構成するドライバへの出
力データとレシーバからの入力データを比較する一致検
出回路を設けるようにしたことを特徴とする請求項７記
載の高速バス回路方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9199545A JPH1145138A (ja) | 1997-07-25 | 1997-07-25 | 高速バス回路方式 |
| US09/015,942 US5982192A (en) | 1997-07-25 | 1998-01-30 | High speed bus circuit system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9199545A JPH1145138A (ja) | 1997-07-25 | 1997-07-25 | 高速バス回路方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1145138A true JPH1145138A (ja) | 1999-02-16 |
Family
ID=16409616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9199545A Pending JPH1145138A (ja) | 1997-07-25 | 1997-07-25 | 高速バス回路方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5982192A (ja) |
| JP (1) | JPH1145138A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005105219A1 (de) * | 2004-04-27 | 2005-11-10 | Andreas Peter Hoffmann | Flüssigkeitsabsorbierendes textilähnliches flexibles material als feuer- und/oder hitzeschutz zum stationären oder mobilen gebrauch |
| JP2010004219A (ja) * | 2008-06-19 | 2010-01-07 | Nec Electronics Corp | 伝送回路 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5990701A (en) * | 1997-06-25 | 1999-11-23 | Sun Microsystems, Inc. | Method of broadly distributing termination for buses using switched terminators |
| US6232792B1 (en) | 1997-06-25 | 2001-05-15 | Sun Microsystems, Inc. | Terminating transmission lines using on-chip terminator circuitry |
| US6323673B1 (en) * | 1997-06-25 | 2001-11-27 | Sun Microsystems, Inc. | Apparatus for dynamic termination logic signaling |
| US6323672B1 (en) * | 1997-06-25 | 2001-11-27 | Sun Microsystems, Inc. | Apparatus for reducing reflections when using dynamic termination logic signaling |
| JP3442273B2 (ja) * | 1997-12-17 | 2003-09-02 | 株式会社日立製作所 | バスシステムおよび回路基板 |
| JP2000122761A (ja) * | 1998-10-14 | 2000-04-28 | Hitachi Ltd | バスシステム及びそれを用いたメモリシステム |
| US6222389B1 (en) * | 1999-03-25 | 2001-04-24 | International Business Machines Corporation | Assisted gunning transceiver logic (AGTL) bus driver |
| US6417688B1 (en) * | 1999-12-31 | 2002-07-09 | Intel Corporation | Method and apparatus for implementing a highly robust, fast, and economical five load bus topology based on bit mirroring and a well terminated transmission environment |
| US6515508B1 (en) * | 2000-06-05 | 2003-02-04 | Altera Corporation | Differential interconnection circuits in programmable logic devices |
| US6747474B2 (en) * | 2001-02-28 | 2004-06-08 | Intel Corporation | Integrated circuit stubs in a point-to-point system |
| DE10122701A1 (de) * | 2001-05-10 | 2002-11-21 | Infineon Technologies Ag | Schaltungsmodul |
| US7373642B2 (en) * | 2003-07-29 | 2008-05-13 | Stretch, Inc. | Defining instruction extensions in a standard programming language |
| JP4486422B2 (ja) * | 2004-06-25 | 2010-06-23 | 矢崎総業株式会社 | 集中分岐型ネットワークシステム及びジョイントコネクタ |
| US7205789B1 (en) * | 2004-08-26 | 2007-04-17 | Chris Karabatsos | Termination arrangement for high speed data rate multi-drop data bit connections |
| US8213894B2 (en) * | 2005-12-29 | 2012-07-03 | Intel Corporation | Integrated circuit passive signal distribution |
| KR102221886B1 (ko) * | 2018-02-15 | 2021-03-02 | 미쓰비시덴키 가부시키가이샤 | 버스 시스템 및 통신 장치 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5347177A (en) * | 1993-01-14 | 1994-09-13 | Lipp Robert J | System for interconnecting VLSI circuits with transmission line characteristics |
| US5668834A (en) * | 1993-12-28 | 1997-09-16 | Hitachi, Ltd. | Signal transmitting device suitable for fast signal transmission including an arrangement to reduce signal amplitude in a second stage transmission line |
| US5528168A (en) * | 1995-03-29 | 1996-06-18 | Intel Corporation | Power saving terminated bus |
| JPH0981289A (ja) * | 1995-09-20 | 1997-03-28 | Fujitsu Ltd | データ伝送方式及びデータ伝送回路 |
| US5757249A (en) * | 1996-10-08 | 1998-05-26 | Lucent Technologies Inc. | Communication system having a closed loop bus structure |
-
1997
- 1997-07-25 JP JP9199545A patent/JPH1145138A/ja active Pending
-
1998
- 1998-01-30 US US09/015,942 patent/US5982192A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005105219A1 (de) * | 2004-04-27 | 2005-11-10 | Andreas Peter Hoffmann | Flüssigkeitsabsorbierendes textilähnliches flexibles material als feuer- und/oder hitzeschutz zum stationären oder mobilen gebrauch |
| JP2010004219A (ja) * | 2008-06-19 | 2010-01-07 | Nec Electronics Corp | 伝送回路 |
| US7898289B2 (en) | 2008-06-19 | 2011-03-01 | Renesas Electronics Corporation | Transmission circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| US5982192A (en) | 1999-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1145138A (ja) | 高速バス回路方式 | |
| US5122691A (en) | Integrated backplane interconnection architecture | |
| US6453374B1 (en) | Data bus | |
| US5534811A (en) | Integrated I/O bus circuit protection for multiple-driven system bus signals | |
| WO1993020520A1 (en) | Data bus using open drain drivers and differential receivers together with distributed termination impedances | |
| US20030197528A1 (en) | Bidirectional signal transmission circuit and bus system | |
| WO1994020907A1 (en) | A bus interconnect circuit including port control logic for a multiple node communication network | |
| US6232792B1 (en) | Terminating transmission lines using on-chip terminator circuitry | |
| US6515515B1 (en) | Bidirectional data transfer path having increased bandwidth | |
| JPH10133794A (ja) | 間隙結合式バスシステム | |
| WO2000070474A1 (en) | Apparatus for reducing reflections when using dynamic termination logic signaling | |
| CN101331723B (zh) | 差动信号传送装置和差动信号接收装置 | |
| US6393509B2 (en) | Input/output device for connection and disconnection of active lines | |
| JP3442273B2 (ja) | バスシステムおよび回路基板 | |
| EP0836302B1 (en) | Communication system having a closed loop bus structure | |
| JP3708897B2 (ja) | 出力バッファ回路 | |
| JPH07302144A (ja) | インタフェース回路 | |
| US5499242A (en) | Circuit for distributed collision detection | |
| JPH10294771A (ja) | データ・バスの動的終端ロジックのための方法および装置 | |
| EP0951680A1 (en) | Improved asymmetric current mode driver for differential transmission lines | |
| US6842038B1 (en) | Self optimizing off chip driver | |
| EP1311960B1 (en) | Multiple port i2c-hub | |
| US20040114412A1 (en) | Method and system for intelligent bi-direction signal net with dynamically configurable input/output cell | |
| JP3503944B2 (ja) | 伝送線上のデジタル信号におけるリンギングを低減するための制御モジュール | |
| JP2004128629A (ja) | 信号伝送回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031222 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040316 |