JPS607693A - ジヨセフソン双対信号保持回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はジョセフソン双対信号保持回路、より詳しくは
電流直接注入によシ動作する抵抗接合型ジョセフソン双
対信号保持回路に関する。

ジョセフソン効果を用いたゲート回路は通常ラッチング
動作を行うのでゲート回路により行われれ演算結果をラ
ッチ回路に格納した後、ゲート回路を流れるゲート電流
を零レベルに戻し前記ゲート回路を零電圧状態にリセッ
トしなければならない。ラッチ回路に格納されたデータ
は次のクロック・サイクルでゲート電流が立上る時に読
み出され、次のサイクルの論理演算が始まる。次のサイ
クルでは論理演算が行われ、新たなデータのラッチ回路
への書き込みが行われる。そのため、一度読み出したデ
ータはそのサーイクル中一定のデータ（１か０か）を示
すように保持される必要がある。

第１図は上記の動作を説明するために、ゲート電流の時
間変化を示したものである。同図においてＡ点からＢ点
までの立上シの間に前サイクル中に格納されたデータを
読みとる。Ｃで示された能動領域の終了までの間には論
理演算が進み、演算結果の書きこみが行われる。その間
両サイクルのデータを保持しておかなければならない。

ｌｂ’ｌＬ来、提案されてきた双対信号保持回路には量
子干渉型ゲート回路が用いられている。量子干渉型ゲー
ト回路は例えば文献アプライド・フィジックス争しター
誌（Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ　Ｌｅｔｔｅｒｓ
）Ｖｏ１３３、／１６８、ｐｐ７８１〜７８３をか照す
ればわかるように当技術分野では広く知られている。こ
のゲート回路では複数個のジョセフソン接合とこれらを
電気的に結・合するループ回路で構成され、該ゲート回
路への直接の電流注入によシ、または該ゲート回路の制
御線を流れる入力電流との磁気接合によってスイッチン
グを起こす。

第２図はジョセフソン双対信号保持回路の敬来例を説明
するための図で、０工、０２．０３．０４，０５は量子
干渉型ゲート回路で０６は単一ジョセフソン接合であシ
、また０７はドロッピング抵抗０８゜０９は出力線、１
０はデータを路側している超伝導レープの一部１１はゲ
ート電流供給線１２．１３．１４は負荷抵抗体を示す。

図において０１．０２．０４のゲート回路は磁気結合に
より、また０３．０５のゲート回路は電流直接注入によ
りスイッチングをおこす。０３．０５のゲート回路は２
へ力の積の論理を、捷た０１．０２．０４のゲート回路
は１人力の和の論理を行う回路である。ループ１０はゲ
ート回路０１．０２の制御線ともなっている。

本従来例の動作は例えば文献ジキーナル・オブ・：／　
！ｊ　ッ）”ステー　ト”　”ｊ−キｙト誌（Ｊｏｕｒ
ｎａｌ　ｏｆＳｏｌｉｄ　５ｔａｔｅ　Ｃ４ｒｃｕｉｔ
）Ｖｏｌ、５（ｊ−１７、Ａ６６、ｐｐ１２０１〜１２
１０に詳しく述べられているのでここではその概略につ
き簡単に述べる。

超電導ループ１０には２進数″１″”０”　に対応する
データが貯えられ、ループにサークル電流が流れている
時が１”に、ループ電流が流れていない時が”０”に対
応している。

今、データ゛１”に対応してループ１０にサークル電流
が流れている時、ゲート電流が立上がると、ゲート回路
０１．０２が′１］Ｌ圧状態にスイッチする。

その時ゲート回路０１に流れていたゲート電流は１２の
抵抗体を通シ接地へ流れこむ。

一方、ゲート回路０２に流れていたゲート電流はゲート
回路０３へ入力され、ゲート回路０３が電圧状態にスイ
ッチし、出力線０８に出力電流が流れる。さらにゲート
電流が上昇すると接合０６すでにゲート電流がきれてい
るためにスイッチしない。従ってゲート回路０５もスイ
ッチせず出力線０９には出力信号は現われない。ゲート
回路０１．０２はラッチング動作をするために一度電圧
状態になるとゲート電流を零にじない限シ、超電導状態
に復帰しない。

従ってゲート電流の立上り時にループ１０に格納された
°１″のデータを読みとった後は該サイクル中にループ
１０の状態が変化しても出力線０８．０９からの信号状
態は変わらない。

次にデータ″０”に対応してループ１０に電流が流れて
いない時はゲート電流が立上ってもゲート回路０１．０
２の制御線に電流が流れていないためのゲート回路０１
，０２はスイッチしない。

さらにゲート、電流が上昇して、接合０６がスイッチす
るとゲート回路０４０制御線に電流が流れ該ゲート回路
０４が電圧状態にスイッチする。続いてゲート回路０４
に流れていたゲーｉ−電流がゲート回路０５に流れゲー
ト回路０５がスイッチし、出力線０９に出力信号が流れ
る。一方ゲート回路０２のゲート電流は消滅するため、
本サイクル中にループ１０にサークル電流が流れるよう
になっても該ゲート回路０２はスイッチせず、出力線０
８には出力電流は流れない。また、ゲート回路０５はラ
ッチング動作のためゲート電流か零にならない限シ、出
力線０９に出力電流が流れる。

以上のように”１′″Ｏ″　に対応する双対の信号を出
力し、１サイクル中その出力データを保持する回路を実
現する事ができる。しかしながら上記の回路には次に示
すような欠点がある。

その１つは量子干渉型ゲート回路を用いて本回路を実現
しているため、情子干渉型ゲート回路白い状態で読み出
した時出力線０９に出力電流が流れているが、該サイク
ル中にループ１０にサークル電流が流れ出すと、ゲート
回路０１がスイッチングを起こし、出力線０９の出力電
流が変動する可能性がある事である。３つめはループ１
０に”１″に対応したサークル電流が流れ、それに応じ
てゲート回路０２がスイッチした場合に、該回路０２に
流れていたゲート電流はゲート回路０３げ−ｈ１シでな
く、接合０６を通してゲート回路０４の制御線へも流れ
、ゲート回路０４がスイッチするという誤動作の危険性
がある事である。４つめはゲート回路中に超電導ループ
が存在し、超電導に転移する際に磁束がトラップしやす
く、誤動作する危険性があるという点でおる。５つめは
ゲート回路０１．０２．０４とも制御線を流れる入力電
流との磁気結合によシスイッチするためデバイス構造上
、該ゲート回路の上部に制御線を設けねばならず、製造
プロセスが複雑になるという点である。

本発明の目的は上記のような欠点を除去した電流注入型
のジョセフソン双対信号保持回路を提供する事にある。

本発明によれば、単一もしくは複数個のジョセフソン接
合、または複数個の抵抗体と複数個のジョセフソン接合
よシなる、ジョセフソン回路カラ構成された集積回路に
おいて第１のゲート電流供給線には第１のジョセフソン
接合と第１の抵抗体が並列に接続され、該第１のジョセ
フソン接合には第１のジｌセフソン回路が直列に接続さ
れ、該第１のジ目セフソン回路の入力端子にはデータ入
力線が接続され、第２のゲート電流供給線には第２のジ
曹セフノン回路と第２の抵抗体と第２のジョセフソン接
合が直列に接続され、該第２のジョセ７ソン回路の出力
端子には第３の抵抗体を介して第１のデータ出力線と第
３のシロセフノン接合が並列に接続され、前記第２の抵
抗素と第２のジョセフソン接合との接続点に第２のデー
タ出力線が接続され、前記第１のジョセフソン回路の出
力線は抵抗体を介して第２のジョセフソン回路に接続さ
れた事を％徽とするジョセフソン双対信号保持回路が得
られる。

また、本発明によれば、単一もしくは複数個のジョセフ
ソン接合、または複数個の抵抗体と複数個のシロセフノ
ン接合よシなる、ジョセフソン回路から構成された集積
回路において第１のゲート電流供給線には第１のジョセ
フソン接合と第１の抵抗体が並列に接続され、該第１の
ジョセフソン接合には第１のジョセフソン回路が直列に
接続さ、／ れ、該第１のジョセフソン回路の入力端子にはデータ入
力線が接続され、該第１の抵抗体には直列に遅延線が接
続され、第２．のゲート電流供給線には第２のジョセフ
ソン回路と第３のジョセフソン接合が直列に接続され、
上記第２のジョセフソン回路の出力端子には第３の抵抗
体を介して第１のデータ出力線と第２のジョセフソン接
合が並列−接続され、上記第３のジョセフソン回路の出
方端子には第２のデータ出力線が接続され、前記第１の
ジョセフソン接合の出力端子には抵抗体を介して第２の
ジョセフソン回路の入力端子に接続され、前記遅延線は
上記第３のジョセフソン回路の入力端子に接続された事
を特徴とするジョセフソン双対信号保持回路が得られ、
さらに本発明によれば単一もしくは複数個のジョセフソ
ン接合、または複数個の抵抗体と複数個のシロセフノン
接合よりなる、ジョセフソン回路から構成された集積回
路において第１のゲート電流供給線には第１のジョセフ
ソン接合と第１の抵抗体が並列に接続され、該第１のジ
ョセフソン接合には第１のジョセフソン回路が直列に接
続され、該第１のジョセフソン回路の入力端子にはデー
タ入力線が接続され、第２のゲート電流供給線には第２
と第３のジョセフソン回路がこのノ創に直列に接続され
ておシ、上記第２のジョセフソン回路の出力端子には第
２０抵抗体を介して第１のデータ出力線筒２のシロセフ
ノン接合が接続され、上記第３のジョセフソン回路の出
力端子には第２のデータ出力線が接続され、前記第１の
ジョセフソン回路は第３の抵抗体を介して第２のジョセ
フソン回路の入力端子に接続され、前記第１の抵抗体の
他端には第３のジョセフソン接合と第４の抵抗体が並列
に接続され、該第４の抵抗体の他端は前記第３のジョセ
フソン回路の入力端子に接続された事を特徴とするジョ
セフソン双対信号保持回路が得られる。

以下本発明を図面を用いて説明する。

第３図は本発明の第１の発明の一実施例を説明する為の
図で、２１．２２．２３は臨海電流値■１１・１１２１
１３のシロセフノン接合、２４．２５は臨海電流値２１
１４．２１１５であるジョセフソン回路２６．２７．２
８．２９は抵抗値１１１、ｒ１２．１１３、ｒ１４をも
つ抵抗体３０．３１は抵抗値ＲＬの負荷抵抗体、３２．
３３はゲート電流Ｉｇ□、Ｉｇ２の供給線、３４はデー
タ入力線、３５．３６は出力線である。

第４図は２４．２５のジョセフソン回路の回路図とその
制御特性で、第４図（ａＪは２４のジョセフソン回路の
等価回路で４０．４Ｌ４２はジョセフソン接合、４３．
４４は抵抗値ｒＯ１ｒＯ’ｓの抵抗体、４５はゲート電
流供給線、４６は入力線、４７は出力線、４８はゲート
電流流出線である。本回路は例えば文献アプライド、フ
ィジックスレター誌（Ａｐｐ　ｌ　ｉ　ｅｄＰｈｙｓｃ
ｓ　Ｌｅｔｔｅｒｓ）Ｖｏｌ、４０、Ａ８　ｐｐ７４１
−７４４を参照すればわかるように鴨技術分野では広く
知られている。

接合４０，４１．４２の臨界電流値１０．　ＩＯＨｌｇ
とすると、本回路の臨界電流値は２ＩＱとなり、その制
御特性は第４図（Ｃ）に示され、斜線部は本回路の電圧
状態の領域を示す。

第４図（ｂｌの回路は２５のジョセフソン回路の等価回
路で第４図（ａｌの回路よシ４２の接合と４４の抵抗体
を除いたもので入出力分離はとれないが、動作マージン
は広がる。

第４図（ｂ）にその制御特性を示す。縦線部が本回路の
電圧状態の領域である。これらの回路はゲート電流が印
加されている状態で入力信号が入ってくると電圧状態に
スイッチするという動作を行う。

該回路を用いた第１の実施例の動作は以下の如くである
。ゲー）　’Ｉｌｌ流Ｉｇｌ、およびＴｇ２が立上シの
状態で、かクエｇ１〈工１１、Ｉｇ２　＜　ＩＩ２でお
る時データ１に対応する信号が入力線３４よシ入力され
るとジョセフソン回路２４がスイッチし、抵抗体２６．
２７に電流が流れる。抵抗体２６に流れた電流は接地に
流れこみ、抵抗体２７に流れた電流はジョセフソン回路
２５に入力される。この結果ジョセフソン回路２５が電
圧状態にスイッチし、抵抗体２９を通シジョセフシン接
合２３に電流が流れ、接合２３がスイッチして負荷抵抗
体を通シ出力線３５に出力電流が流れる。

一方ジョセ７ソン接合２２に流れていたゲート電流は消
滅するためその後ゲート電流がＩｇｚ　＞　’１２まで
増加しても出力線３６には出力電流は現われない。まｆ
ｒ−Ｉｇｌ　＞　ＩＩＩとなシ接合２１がスイッチして
もジョセフソン回路２４．２５は電圧状態にラッテされ
ているため、本サイクル中、出力状態は保持されている
。

次にデータ”０”に対応して、入力線３４に電流が流れ
てこない時ゲート電流１ｇｌ−１１？２の立上り時にジ
ョセフソ７回路２４はスイッチせずＩｇｔ　＞　ＩＩＩ
’ｇ２　＞　１１２となるまでゲート電流が上昇すると
ジョセフソン接合２１，２２が電圧状態にスイッチする
。

従ってＩｇｌは抵抗体２−６を通って接地に流れジョセ
フソン回路２４のゲート電流は消滅する。一方該シ日セ
フソン接合２２もスイッチするのでゲート電流■ｇ２は
抵抗体２８．２９．３０．３１の値により分流されて、
一方は抵抗体２９、接合２３を通シ接地へ流れ、他方は
負荷抵抗体３１を通って出力線３６へ流れる。

この時、接合２３がスイ１ｙテしないように抵抗値を選
べば、出力線３５には出力電流は現れない。

またこのサイクル中にその後入力線３４に電流が流れて
きてもジョセフソン回路２４にはゲート電流が流れてい
ないのでスイッチせず、従ってジョセフソン回路２５も
スイッチしない。また接合２２は電圧状態にラッチされ
ているため、本サイクル中との出力状態は保持される。

本回路を正しく動作させるためには１ｇ１の最大値Ｉｇ
τＩｇ２の最大値ＩｇＨ及び他の回路パラメータは次の
設計ルールに従って設計すればよい。

Ｉｇｒ　〉ＩＨ−−−−−−−一■ １１２　＜　Ｉｇ；　＜　２１１Ｂ　−−−−−−■−
１１４＜　Ｉｌｌ　＜　２１１４　−’　−−■４行”
１２１１ｘ＞１１５−−−−、、−■ｉ工ｇ区１１Ｂ　
＜　Ｉｇ；−、−−−−■ルール■はデータ″０′の時
接合２１がスイッチする条件、ルール■はデータ”０”
の時接合２２がスイッチしジョセフソン回路２５がスイ
ッチしない条件、ルール■はデータ”θ″の時ジョセフ
ソン回路２４が接合２１よりはやくスイッチせずデータ
“１”の時シロセフノン回路２４がスイッチ可能となる
条件ルール■はデータ゛１″の時ゲート電流が立上り接
合２１をスイッチする前にジョセフソン回路２５をスイ
ッチする条件、ルール■はデータ′１”の時に接合２３
がスイッチし、データ“θ′の時には接合２３がスイッ
チしない条件、ルール■は接合２１が接合２２よシはや
くスイッチする条件である。

例えば　ｒｌｌ　＝　ｒ１２　＝　ｒ１４几Ｌ　、　ｒ
ｊ３　（１（ＩＬ、Ｉｌｌ　””Ｉ　１２　＝１１３　
””　１１４　””　ｉｌｌ＋各パラメータを選べばま
た接合２１のリーク電流を考慮しＣＩパ、工ｇｉ１．４
３’よ、Ｉｇ２　／１１□という広い範囲にわたって本
回路は正しく動作する。

上記の説明かられかるように本実施例によれば入力デー
タ”１”に対応し、出力線３５に出力が現われ＠０１に
対応して出力線３６に出力が現われ、その出力状態を１
サイクル中保持しておく双対信号保持回路を実現できる
。さらに本回路は抵抗体とジョセフソン接合のみによシ
構成されておシ、小型化が可能である事、磁束トラップ
により誤動作する危険性がない事、磁気結合する制御線
が不必要なので製造プロセス工程を減らす事ができるな
どの利点をもつ。

トｚ 第５図は本発明の第２の発明の詳細な説明するための図
で５０．５１は臨界電流値Ｉ２０．　Ｉ２１　のジョセ
フソン接合で５２．５４は第４図（ａ）に、５３は第４
図（ｂ）に示すジョセフソン回路で臨界電流値はそれぞ
れ２Ｉ２２２Ｉ２４．２Ｉ２３５５．５６．５７は抵抗
値ｒ２１、ｒ２２、ｒ２３　ノ抵抗体、５８．５９は抵
抗値Ｒの負荷紙り 抗体、６０．６１はゲート電流Ｉｇ１、■８□の供給線
、６２は入力線、６３．６４は出力線であシ、６．５は
遅延線である。本実施例の動作は以下に示す如くである
。

ゲート電流稲１、Ｉｇ２の立上シ時に入力線６２にデー
タ”１”に対応した入力信号が入力されるとジョセフソ
ン回路５２がスイッチし、ジョセフソン回路５３．５４
ヘゲ−）［流Ｉｇ□が流れこむ。ここでｒ２、＝ｒ２２
と選べばほぼ同じ大きさの電流が該回路５３．５４に入
力される事になる。

しかしながら該回路５４への入力線には遅延線がはいっ
ているのでジョセフソン回路５３が５４より先にスイッ
チする。その結果ゲート電流Ｉｇ□は抵抗体５７、接合
５１へ流れ、接合５１をスイッチして出力線６３へ流れ
る。従ってジョセフソン回路５４のゲート電流は消滅す
る為、工ｇ１〉Ｉ２゜にＩｇ□が上昇して接合５０をス
イッチしても回路５４はスイッチせず、出力線６４には
出力電流は現われない。

ここでジョセフソン回路５２，５３ジョセフソン接合５
０は電圧状態にラッチされている為、本サイクル中、こ
の出力状態は保持される。

次にデータ１０″に対応して入力信号が現われない場合
にはジョセフソン接合５０がスイッチし続いてジョセフ
ソン回路５４がスイッチする。ゲート電流工８□は抵抗
値ｒ２３、几□の比で分配され、一方は抵抗体５７、接
合５１を通って接地へ流れこみ他方は負荷抵抗体を通シ
出力線６４に流れる。しかしながら出力線６３には接合
５１で７ヤントされているため、出力電流は現われない
。ここでジョセフソン回路５２のゲート電流は消滅して
いるため、本サイクル中に入力線６２に入力電流が流れ
てきても該回路５２はスイッチしない。

またジョセフソン回路５４、ジョセフソン接合５０は電
圧状態にラッテされている為、本サイクル中、この出力
状態は保持される。

本回路を正しく動作させるためには稲、の最大値工１１
１ｇ□の最大値Ｉｇ；及び他の回路）くラメータは次の
設計ルールに従って設計すればよい。

Ｉｇ７　＞　ｉ、　■ 丁■２４〈Ｉｇ聾＜　２　Ｉ、、４（ｉ）Ｉｇ；〈２Ｉ
２３　■ −Ｉ、＜　Ｉ、　＜２Ｉ２２＠ ’２１　２ Ｉ２２＞’２３　■ ｒ２１＋ｒ２２３ 医Ｉｇ；　＜　Ｉ２．　＜　Ｉｇ；　４＞ルール■はデ
ータ“０”の時接合５０がスイッチする条件、ルール■
はジョセフソン回路５４がデータ１０”の時スイッチ可
能な条件、ルール■はジョセフソン回路５３がデータ“
０″の時スイッチしない条件、ルール０はデータ″０″
の時ジョセフソン回路５２が接合５０よりはやくスイッ
チせず。

データ″１″の時ジョセフソン回路５２がスイッチ可能
となる条件、ルール０はジョセフソン回路５２の出力電
流がジせセフノン回路５３をスイッチさせ得る条件、ル
ール０はデータ゛１′°の時接合５１がスイッチ１、デ
ータ”０″の時接合５１がスイッチしない条件、ルール
Ｏは接合５０がスイッチした時ジョセフソン回路５４が
スイッチ可能な条件１ である０例えばｒ２１＝ｒ２２＝’２３＝ＲｒＬ−■２
０°、■２．＝＝Ｉ２１　＝Ｉ２３　””　Ｉ２４と各
パラメータを選び、また接合２０のり−ク電流を考慮し
て１．ｒ、　Ｉ註（、Ｏは２　２４ 工。〈”ｇｓ　＜３　■２２＋、Ｉ２３　＜　Ｉｇ２　
＜　２　Ｉ２３、Ｉ、；／ｉ、　＜１ く動作する。

上記の説明かられかるように本実施例によれば入力デー
タ”１”に対応して出力線６３に出力が現われ０″　に
対応して出力線６４に出力が現われ、その出力状態を１
サイクル中保持しておく双対信号保持回路を実現できる
。さらに本回路は抵抗体とジョセフソン接合のみによシ
構成されておシ、小屋化が可能でおる事、磁束トラープ
により誤動作する危険性がない事、磁気結合する制御線
が不必要なため製造工程を減らす事ができる等の利点を
もつ。

第６図は本発明の第３の発り」の一実施例を説明するた
めの図２．７０．７１．７２は臨界電流値工お、Ｉ３□
、ｌ３２　のジョセフソン接合、７３．７５は第４図（
ａ）に示す、また７４は第４図（ｂｌに示すジョセフソ
ン回路で臨界電流値はそれぞれ２工、３．２Ｉ３５．２
工、４で、７６．７７．７８．７９は抵抗値「３３、ｒ
３□、’３３　”　ｒ３４の抵抗体で８０．８１は抵抗
値几、の負荷抵抗体で、８２．８３はゲート電流崩、１
ｇ２　の供給線、８４は入力線で８５，８６は出力線で
ある。本実施例の動作は以下の如くである。

ゲート電流壕□、工８□の立上シ時に入力線８４にデー
タ″１”に対応して入力信号が入力されるとジョセフソ
ン回路７３がスイッチし、ジョセフソン回路７４及び接
合７２に電流が流れ、ジョセフソン回路７４が電圧状態
にスイッチする。接合７２はその時の電流ではスイッチ
しない様に選べばジョセフソン回路７５へは入力は入ら
ない。この結果抵抗体７９、接合７１へＩｇ□が流れこ
み、接合７１がスイッチして出力線８５へ出力電流が流
れる。つづいてＩｇｌが上昇して接合７０をスイッチし
、接合７１をスイッチするとジョセフソン回路７５に入
力電流が流れるが、すでＫこの時ジョセフソン回路７５
のゲート電流は消滅しているため、該回路７５はスイッ
チせず、出力線８６には出力電流は現われない。ここで
、ジョセフソン回路７３．７４、接合７０．７１．７２
　は電圧状態にランチされているため、本サイクル中こ
の出力状態は保持される。

次にデータ“Ｏ″に対応して入力信号が現われない場合
にはジョセフソン接合７０がスイッチし続いて接合７２
がスイッチしてジョセフソン回路７５に入力電流が流れ
、該回路がスイッチする。ゲート電流工、□は抵抗値ｒ
１４、几、の比で分配され、一方は抵抗体７９、接合７
１を通って接地へ流れこみ他方は負荷抵抗体を通シ出力
線に流れる。出力線８５には接合７１でシギントされて
いるため、出力電流は現われない。ここでジョセフソン
回路７３のゲート電流は消滅しているため本サイクル中
に入力線８４に入力電流が流れてきても該回路７′３は
スイッチしない。

またジョセフソン回路７５、シミセフノン接合７０は電
圧状態にラッチされている為本サイクル中この出力状態
は保持される。

本回路を正しく動作させるためには１ｇ１の最大値ｘ註
Ｉ、の最大値工ｇ；及び他の回路パラメータは次の設計
ルールに従って設計すればよい。

Ｉｇｉ　＞　ｌ３Ｏ−−−−−−−−−−−−−＠工Ｉ
３５〈ｌル（２ｌ３５−−−−−−一−−ＯＩｇ；〈２
■あ−−−−−−−−−−０−＞Ｉｏ＜Ｉ、□＜　Ｉ、
ｉ　−−−−−−−〜◎、ｌ３３＜　ｌ３Ｏ＜　２　ｌ
３３−、−、−、、−−−一〇ａｔ 可＋ｒ３ｚ　Ｉゎ＞　ｌ３４−−一−−−−０２Ｉｇ；
　＜　１３＋　＜　ＩｇＦ　−−一一＠ルール０はデー
タ”０”の時接合７０がスイッチする条件、ルール＠は
ジョセフソン回路７５がデータ“Ｏ“の時スイッチ可能
な条件、ルール０はジョセフソン回路７４がデータ′０
″の時スイッチしなイ条件、ルール◎は接合７２がデー
タ“０”の時スイッチしてデータ″１”の時スイッチし
ない条件、ルールＯはデータ”０″の時ジョセフソン回
路７３が接合７０よりはやくスイッチせず、データ”１
″の時ジョセフソン回路７３がスイッチ可能となる条件
ルールＯはデータ″１″の時ジョセフソン回路７３がス
イッチした後、１ｇ１が上昇し、接合７０をスイッチす
るよシはやくジョセフソン回路７４がスイッチする条件
、ルール［相］は接合７１がデータ”１″の時にスイッ
チしてデータ”０”の時にはスイッチしない条件、ルー
ル＠は接合７０がスイッチした時ジョセフソン回路７５
がスイッチ可能である条件でめる。

例えば　ｒ３１＝ｒ３２＝ｒ３３””ｒ３４””ＩもＬ
　’　Ｖト”＝　ｌ３１　””−Ｉ　＝Ｉ　＝Ｉ　＝ｉ
　と各パラメータを選び、また２３２３３３４３５ 接合７０のリーク電流を考慮すると、エバ、Ｉｇ６は２
　２４ Ｉ３０〈エバ＜１Ｉ３３＋ｒ＋ｒＩ３４〈ニー〈２■３
４、Ｉ、ｉ／Ｉ３ｏ＜３１３２フ ■ｇＶ２−■ ３４ という広い範囲にわたって本回路は正しく動作する。

上記の説明かられかるように本実施例によれば入力デー
タ″１″に対応して出力線８５に出力が現われ、”０”
に対応して、出力線８６に出力が現われ、その出力状態
を１サイクル中保持しておく、双対信号保持回路を実現
できる。さらに本回路は抵抗体とジョセフソン接合のみ
により構成されておシ、小型化が可能である事、磁束ト
ラップによシ誤動作する危険性がない事、磁気結合する
制御線が不必要なため、製造工程を減らす事ができる等
の利点を有する。

【図面の簡単な説明】

第１図はゲート電流の時間変化を示したもので０点から
０点までの間がデータを読みとる領域Ｏの領域がデータ
を保持する領域を示す。 第２図は従来例を説明するための図で、０１．０２０３
．０４、０５は量子干渉型ゲート回路０６はジグセフノ
ン接合、０７はドロッピング抵抗体０８．０９け出力線
、１０は超電導ループの一部、１１はゲート電流供給線
、１２，１３．１４は負荷抵抗体である。 第３図は本発明の第１の発明の一実施例を説明するため
の図で２Ｌ　２２．２３はジグセフノン接合、２４．２
５はジョセフソン回路（具体的には第４図に示す）２６
．２７．２８．２９は抵抗体、３０．３１は負荷抵抗体
、３２．３３はゲート電流供給線、３４は入力線、３５
．３６は出力線を示す。 第４図（ａ）　（ｂｌは本発明の第１、第２、第３の発
明の一実施例に用いられるジョセフソン回路の等何回路
を示したもので（ｃｌ　（ｄ）は該回路の制御特性であ
る。図において２．４０．４１，４２１Ｊジョセフソン
接合、４３．４４は抵抗体、４５はゲート電流供給線、
４６は入力線４７は出力線、４８はゲート電流流出線で
ある。 第５図は本発明の第２の発明の一実施例を説明するため
の図で５０．５１はジグセフノン接合、５２．５３．５
４はジョセフソン回路、５５．５６．５７は抵抗体、５
８．５９は負荷抵抗体、６０，６１　はゲート電流供給
線、６２は入力線、６３．６４は出力線、６５は遅延線
である。 第６図は本発明の第３の発明の一実施例を説明するため
の図で７０．７１．７２けジョセフソン接合、７３．７
４．７５はジョセフソン回路、７６．７７．７８，７９
は抵抗体、８０．８１は負荷抵抗体、８２．８３はゲー
ト電流供給線、８４は入力線、８５．８６は出力線であ
る。 １鴫人弁理上内原　晋（′ オ　１　図 第２図 第３図 第４図 （ｂ） （ｃ）　（ｄ） 第５図 オ６図

Claims (1)

1. 【特許請求の範囲】 から構成された集積回路において第１のゲート電流供給
   線には第１のジョセフソン接合と第１の抵抗体が並列に
   接続され、該第１のジョセフソン接合には第１のジョセ
   フソン回路が直列に接続され、該第１のジョセフソン回
   路の入力端子にはデータ人力線が接続され、第２のゲー
   ト電流供給線には第２のジョセフソン回路と第２の抵抗
   体と第２のジョセフソン接合が直列に接続され、該第２
   のジョセフソン回路の出力端子には第３の抵抗体を介し
   て第１のデータ出力線と第３のジョセフソン接合が並列
   に接続され、前記第２の抵抗体と第２のジョセフソン接
   合との接続点に第２のデータ出力線が接続され、前記第
   １のジョセフソン回路の出力端子は抵抗体を介して第２
   のジョセフソン回路に接続された事を特徴とするジョセ
   フノン双対信号保持回路。 ２、単一もしくは複数個のジョセフソン接合、または複
   数個の抵抗体と複数個のジョセフソン接合よりなる、ジ
   ョセフソン回路から構成された集積回路において第１の
   ゲート電流供給線には第１のジョセフソン接合と第１の
   抵抗体が並列に接続され、該第１のジョセフソン接合に
   は第１のジョセフソン回路が直列に接続され、該第１の
   ジョセフソン回路の入力端子にはデータ人力線が接続さ
   れ、該第１の抵抗体には直列に遅延線が接続さね、第２
   のゲート電流供給線には第２のジョセフソン回路と第３
   のジョセフソン接合が１α列に接続され、上記第２のジ
   ョセフソン回路の出力端子には第３の抵抗体を介して第
   １のデータ出力線と第２のジョセフソン接合が並列に接
   続され、上記第３のジョセフソン回路の出力端子には第
   ２のデータ出力線が接続され、前記第１のジョセフソン
   回路の出力端子には抵抗体を介して第２のジョセフソン
   回路の入力端子に接続され、前記遅延線は上記第３のジ
   ョセフソン回路の入力端子に接続された事を特徴とする
   ジョセフソン双対信号保持回路。 ３、単一もしくは複数個のジョセフソン接合、または複
   数個の抵抗体と複数個のジョセフソン接合よりなる、ジ
   ョセフソン回路から構成された集積回路において第１の
   ゲート電流供給線には第１のジョセフソン接合と第１の
   抵抗体が並列に接続され、該第１のジョセフソン接合に
   は第１のシロセフノン回路が直列に接続され、該第１の
   ジョセフソ７回路の入力端子にはデータ入力線が接続さ
   れ、第２のゲート電流供幹線には第２と第３のジョセフ
   ソン回蹟が直列に接続されており、上記第２の°　ジョ
   セフソン回路の出力端子には第２の抵抗体を介して第１
   のデータ出力線と第２のジョセフソン接合が並列に接続
   され、上記第３のシロセフノン回路の出力端子には第２
   のデータ出力線が接続され、前記第１のシロセフノン回
   路は第３の抵抗体を介して第２のシロセフノン回路の入
   力端子に接続され、前記第１の抵抗体の他端には第３の
   ジョセフソン接合と第４の抵抗体が並列に接続され、該
   第４の抵抗体の他端な前記第３のシロセフノン回路の入
   力端子に接続された事を特徴とするジョセフソン双対信
   号保持回路。