JPH03149920A - 電圧変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、一般的には電圧変換器（ＶＯｌｔａ９ｅｔｒ
ａｎｓｌａｔｏｒ）に関し、かつより特定的には、単一
の電源で動作しかつ出カスイツチング段における電流ス
パイクを防止するために伝搬信号のスルーレー）　（ｓ
ｌｅｗ　ｒａｔｅ　）を制御する時定数（ｔｉｌｅｃｏ
ｎｓｔａｎｔｓ）を利用したＥＣＬ対ＴＴＬ／ＣＭＯＳ
論理レベル変換器に関する。

［従来の技術］ 今日の複雑なシステムの多くは一連の互いに関連する機
能を達成するために異なる論理ファミリーの集積回路（
ＩＣ）を混合しかつ整合させていることはよく知られて
いる。一例として、１つの論理ファミリー、ＥＣＬ、に
おいて生成された信号が以後の処理のために他の論理フ
ァミリー、ＴＴＬ、あるいはまたＣＭＯＳ、に適合する
レベルに変換される。典型的なＥＣＬ対ＴＴＬ／ＣＭＯ
Ｓ変換器は差動的なＥＣＬ入力信号をそれぞれ出力段の
上部および下部トランジスタを駆動するための第１およ
び第２の相補制御電圧に変換する。

上部および下部トランジスタのコレクターエミッタ導通
経路は正の電源、ＶＣＣ、およびグランド電位の間に直
列的に結合され、かつ相補制御電圧が、それぞれ典型的
には５ｖおよび−５ｖで動作する電源Ｖ　およびｖＥＥ
の間に結合された別個の導通Ｃ 経路で発生される。

〔発明が解決しようとする課題〕

しかしながら、論理的遷移の間に差動ＥＣＬ入力信号が
ゼロを通過した場合、出力段の上部および下部トランジ
スタが同時に導通しその間に望ましくない大電流が流れ
ることを許容する。これらの電流スパイクは電源にノイ
ズを導入し誤った論理スイッチングを含む多くの問題を
隣接する回路に引き起こす、動作の周波数が増大するに
応じて電流スパイクの振幅も増大しかつ、従って、ノイ
ズの問題も増大する。

伝統的なＥＣＬ対ＴＴＬ／ＣＭＯＳ変換器の他の制限は
２電源が必要なことである。変換器は２電源が容易には
利用できない外部回路へのインタフェースを単純化する
単一電源で動作することが望ましいであろう。

従って、論理的遷移の間の出力段における電流スパイク
をなくしかつ単一電源で動作する改良されたＥＣＬ対Ｔ
ＴＬ／ＣＭＯＳ変換器の必要性が存在する。

従って、本発明の目的は、改良された電圧変換器を提供
することにある。

本発明の他の目的は、単一電源で動作する改良された電
圧変換器を提供することにある。

本発明のさらに他の目的は、出力段における電流スパイ
クがない改良された電圧変換器を提供することにある。

本発明のさらに他の目的は、ＥＣＬ信号を受けかつＴＴ
しまたはＣＭＯＳに両立性ある論理レベルに変換する改
良された電圧変換器を提供することにある。

本発明のさらに他の目的は、広いダイナミック入力レン
ジおよび低レベルの差動人力信号に対する増大された感
度を有する改良された電圧変換器を提供することにある
。

［課題を解決するための手段および作用］上述のおよび
他の目的に従いミ第１の所定の論理レベルを有する差動
論理入力信号に応答して第２の所定の論理レベルを有す
る出力信号を提供するための改良された電圧変換器が提
供され、該電圧変換器は、前記差動論理入力信号に応答
しかつそれに応じて第１および第２の差動的に間達する
信号を提供するための第１および第２の出力を有する入
力段であって前記第１および第２の差動的に関連する信
号は所定の差動振幅を有するもの、前記第１および第２
の差動的に関連する信号を変換するための回路であって
該変換回路はバイアス信号に応答して所定の差動振幅を
維持しながら第１および第２の単一終端されたレベルの
変換された第１および第２の差動的に関連する信号を確
立するもの、そして第１および第２の動作電源の間に直
列的に結合された第１および第２のスイッチング回路を
含む出力段、を具備している。前記第１および第２のス
イッチング回路は前記第１および第２の単一終端された
レベルの変換された第１および第２の差動的に関連する
信号に応答し第２の所定の論理レベルの出力信号を提供
し、この場合変換された第１および第２の差動的に関連
する信号のスルーレートは前記第１および第２のスイッ
チング回路を通る同時的な導通を防止する。

［実施例］ 以下、図面により本発明の実施例を説明する。

第１図を参照すると、電圧変換器１０が本発明の１つの
実施例として示されており、該電圧変換器１０はそれぞ
れトランジスタ１６および１８のベースにおいて差動Ｅ
ＣＬ入力信号を受けるように結合された入力１２および
１４を有している。トランジスタ１６および１８のコレ
クターエミッタ導通経路はそれぞれ、典型的には＋５ｖ
のような正の電位で動作する、電源導体２０、および電
流源２２および２４の間にそれぞれ結合されている。

差動ＥＣＬ入力信号は信号経路におけるトランジスタ１
６および１８のベース−エミッタ接合電位、■、。、た
は電圧レベルがシフトされる。＠流源２２および２４の
ための導通経路はグランド電位で動作する電源導体２５
を通り完了する。トランジスタ１６および１８のエミッ
タは差動的に結合されたトランジスタ２６および２８の
ベースに結合され、該トランジスタ２６および２８のコ
レクタはそれぞれ、抵抗３０および３２を通り電源供給
導体２０に結合され、一方エミッタは共に電流源３４に
結合されている。抵抗３０および３２の値および電流源
３４を流れる電流の大きさは所定の差動電圧、はぼ４０
０ミリボルト（ｍＶ）　、が差動ＥＣＬ信号に応じてト
ランジスタ２６および２８のコレクタ間に展開されるよ
う選択される。トランジスタ１６”、１８．２６および
２８、電流源２念、２４および３４そして抵抗３０およ
び３２の岨合わせは４００ミリボルトの差動信号を提供
するための入力段を形成し、４００ミリボルトの差動信
号は次にトランジスタ３６および３８のベースに印加さ
れ、該トランジスタ３６および３８のコレクタは電源供
給導体２０に結合されている。

これらのトランジスタのエミッタは抵抗４０および４２
を通りそれぞれトランジスタ４４および４６のコレクタ
に結合されている。導通経路を完成させるため、トラン
ジスタ４４および４６のエミッタは電源供給導体２５に
結合されている。容量４８および５０はそれぞれ抵抗４
０および４２と並列に接続されそこを流れる差動信号の
高周波成分のための伝統的なバイパス経路を提供する。

トランジスタ４６および４４のコレクタはそれぞれ差動
的に結合されたトランジスタ５４および５６のベースに
結合されており、これらのトランジスタ５４および５６
のコレクタは抵抗５８および６０を通りダイオード６２
のカソードに結合されている。ダイオード６２のアノー
ドは電源供給導体２０に結合され、そしてトランジスタ
５４および５６のエミッタはともにトランジスタ６４の
コレクタに結合され、一方トランジスタロ４のエミッタ
は電源供給導体２５に結合されている。

ダイオード６８、トランジスタ７０および７２そして抵
抗７４および７６を具備する、バイアス回路６６は、そ
れぞれノード７８および８０である、トランジスタ５４
および５６のベースに、典型的には２ｖの、所定の温度
補償電圧を確立するために設けられている。ダイオード
６８のアノードは電源供給導体２０に結合され、そして
カソードは抵抗７４を介してトランジスタ７０のコレク
タに結合されている。トランジスタ７０のコレクタおよ
びベースはそれぞれトランジスタ７２のベースおよびエ
ミッタに接続されている。トランジスタ７２のコレクタ
およびトランジスタ７０のエミッタはそれぞれ電源供給
導体２０および２５に結合されている。トランジスタ？
０．４４．４６および６４のベースはともに接続され、
かつトランジスタ７０のベースは抵抗７６を通り電源供
給導体２５に結合されている。抵抗７４および７６の値
はトランジスタ４４および４６のベースにこれらのトラ
ンジスタを流れるコレクタ電流を生じさせるため適切な
電圧が生成されるよう選択され、トランジスタ４４およ
び４６を流れる電流はノード７８および８０において前
に述べた所定の電圧を展開する。

トランジスタ５６のコレクタに展開される電圧はトラン
ジスタ８１，８２．８４．８６および８８を具備する上
部信号経路のためのドライブ信号を提供し、これらのト
ランジスタの後者のものは、イネーブルされたとき、高
い出力信号を付勢する。

上部ドライブ信号はトランジスタ８１のベースに印加さ
れ、該トランジスタ８１のコレクタおよびエミッタはそ
れぞれ抵抗９０および９２を介して電源供給導体２０お
よび２５に結合されている。

前記上部ドライブ信号はトランジスタ８１のＶｂｅによ
って低減されかつ次にトランジスタ８２のベースに印加
される。トランジスタ８２のコレクタおよびエミッタは
それぞれ抵抗９６および９８を通り電源供給導体２０に
およびトランジスタ９４のベースに結合されており、そ
してトランジスタ９４のコレクタおよびエミッタはトラ
ンジスタ８２のエミッタおよび電源供給導体２５に結合
されており、トランジスタ８２のエミ斗夕に結合された
経路は抵抗１００を含む、トランジスタ９４と抵抗９８
および１００との組合わせは出力信号の改良されたノイ
ズマージンを提供するためにそこを流れる信号に対し急
峻な立上りおよび立下り時間を展開するためのダイオー
ドとして動作する。

トランジスタ８４のベースは次にトランジスタ８２のエ
ミッタに結合され、前者のエミッタは電源供給導体２５
に結合されている。トランジスタ８４のコレクタはトラ
ンジスタ８６のベースにおよび抵抗１０２を介して電源
供給導体２０に結合されている。トランジススタ８６お
よび８８のコレクタは共に抵抗１０４を通り電源供給導
体２０に結合されており、そしてトランジスタ８６のエ
ミッタはトランジスタ８８のベースおよびエミッタに結
合されておりトランジスタ８８のエミッタに接続された
経路は抵抗１０６を含む、トランジスタ８８のエミッタ
はまた出力端子１０８に結合されている。

これに対応じて、トランジスタ５４のコレクタに展開さ
れる電圧はトランジスタ１１０，１１２．１１４および
１１６を具備する下部信号経路のためのドライブ信号を
提供し、後者のトランジスタは、イネーブルされた時、
低い出力信号を付勢する。下部ドライブ信号がトランジ
スタ１１０のべ　−−スに印加され、該トランジスタの
コレクタおよびエミッタはそれぞれ抵抗１１８および１
２０を通り電源供給導体２０および２５に結合されてい
る。トランジスタ１１０のエミッタに展開される電圧は
トランジスタ１１２のベースに印加される。

トランジスタ１１２のコレクタおよびエミッタはそれぞ
れ抵抗１２４および１２６を通り電源供給導体２０にお
よびトランジスタ１２２のベースに結合されており、一
方トランジスタ１２２のコレクタおよびエミッタはトラ
ンジスタ１１２のエミッタおよび電源供給導体２５に結
合されており前者の経路は抵抗１２８を含む、トランジ
スタ１１４のベースは次にトランジスタ１１２のエミッ
タに結合され、かつトランジスタ１１４のエミッタは電
源供給導体２５に結合されている。トランジスタ１１４
のコレクタはトランジスタ１１６のベースにそして抵抗
１３０を通り電源供給導体２０に結合されている。トラ
ンジスタ１１６のコレクタは出カー端子１０８に結合さ
れており、そして該トランジスタ１１６のエミッタは電
源供給導体２５に結合されている。ダーリン°トン結合
されたトランジスタ８６および８８そしてトランジスタ
１１６の組合わせは伝統的なＴＴＬコンパチブルな出力
信号を提供する。これらのトランジスタはＣＭＯＳコン
パチブルな論理レベルを達成するために伝統的なＣＭＯ
Ｓ出力段と交換できることをよく理解すべきである。

電圧変換器１０の動作においては、差動ＥＣＬ信号が入
力１２および１４に印加され、かつトランジスタ１６お
よび１８のｖｂｅを通り電圧レベルシフトされ、そして
次にバランスされた差動トランジスタ対２６および２８
のベースに印加される。

もし入力１２に印加される信号の振幅が入力１４に印加
された信号より大きければ、トランジスタ２６はトラン
ジスタ２８よりよく導通しかっ、従って、トランジスタ
２８のコレクタにおける電圧はトランジスタ２６のコレ
クタにおける電圧より大きくなる。抵抗３０および３２
の値および電流源３４を流れる電流の大きさは所定の差
動信号、典型的には４０（ＩＶ、がその間に展開される
ように選択される。従って、トランジスタ１６，１８゜
２６および２８の組合わせは典型的には１５０＋ｅＶか
ら２．６ｖの差動レンジおよび２．８ｖおよびｖＣｃ十
４００１ｖのあいだの単一終端レンジ（ｓｉｎｇｌｅ　
ｅｎｄｅｄ　ｒａｎｇｅ）を有する差＊ＥＣＬ入力信号
を受は入れ、かつそれでもその出力に一定の４００ｍＶ
の差動信号を提供する入力バッファ段を形成する。４０
０ＩＩＶの差動信号の極性は差動ＥＣＬ入力信号により
決定される。トランジスタ１６および１８の予備変換が
行なわれ差動ＥＣＬ信号が上部レンジに到達した場合の
差動トランジスタ対２６および２８のあり得る飽和を防
止し、従って差動ＥＣＬ信号の付加的な４００ＩＶのコ
モンモードリジェクションを提供する。

トランジスタ３６および３８と抵抗４０および４２の組
合わせは差ＭＦ、ＣＬ信号を上部レール基準から下部レ
ール基準に変換するための１次電圧変換器として動作す
る。バイアス回路６６はトランジスタ４４．４６および
６４のベースに電位を確立しかつ、これに対応じて、そ
こを流れるコレクタ電流を確立し、それにより電源変動
に対して影響されない所定の、温度補償された電圧がノ
ード７８および８０に展開される。ノード７８および８
０における電圧に対する典型的な値はそれぞれ差！ＥＣ
Ｌ入力信号の与えられた極性に対し、２．０および１．
６Ｖである。ノード７８および８０における電圧は低減
された差動ＥＣＬ信号のためのバッフＴ回路を形成する
トランジスタ５４および５６を具備するバランスした差
動トランジスタ対のベースに印加される。ノードー７８
に展開される電圧はノード８０における電圧より大きく
な′り、トランジスタ５４をトランジスタ５６より強く
ターンオンさせ、それによりこれに応じて抵抗６０より
も抵抗５８により大きな電位を展開させ、従って、トラ
ンジスタ５６のコレクタにおける電圧はトランジスタ５
４のコレクタにおける電圧よりもより正となる。明かに
、トランジスタ５４および５６を流れる電流の合計和は
トランジスタ６４を流れる電流に等しく、これはトラン
ジスタ４４および４６を通って流れる電流に等しく、従
ってそのコレクタに与えられる差動出力信号に対し同し
温度補償を提供する。

動作の説明を続けると、トランジスタ５４および５６の
コレクタにおける電位はトランジスタ８１および１１０
のベースを単一終端で駆動するが、その理由は後者のト
ランジスタのエミッタはグランド電位を基準としている
からである。上部ドライブ信号はトランジスタ８１のベ
ースに印加され、そして下部ドライブ信号はトランジス
タ１１０のベースに印加される。抵抗９２および１２０
の値は上部ドライブ信号が大きさにおいて下部ドライブ
信号より大きい場合にトランジスタ８１および１１０が
それぞれ導通および非導通とされ、かつ逆の場合にそれ
ぞれ非導通および導通とされるように選択される。抵抗
９２に展開される電圧はトランジスタ８２をターンオン
させ、これは次に抵抗９８および１００を通って電流を
流させかつトランジスタ９４および８４をターンオンす
る。トランジスタ８４のコレクタにおける電圧はトラン
ジスタ８６のベースにおける電圧をローに引き後者をタ
ーンオフさせるとともに、トランジスタ８８のコレクタ
ーエミッタ導通経路を高インピーダンスにする。明かに
、トランジスタ８６のベースはトランジスタ８４のコレ
クタを通り放電されこれらのトランジスタの非常に高速
なターンオフを提供する。

−方一下部ドライブ信号はトランジスタ１１０をターン
オフし、トランジスタ１１２のベースを低レベルに引き
下げかつ抵抗１２６および１２８を通って流れる電流を
シャットオフする。これはトランジスタ１１４へのベー
スドライブを除去し、これにより次にトランジスタ１１
６のベースを開放し該トランジスタ１１６をオンとしか
つノード１０８における出力電圧を飽和電位に引き下げ
る。

出力段の上部トーテムポール、すなわちトランジスタ８
６および８８、は高インピーダンスであることを思い出
す必要がある。従って、出力１０８における出力信号は
入力１２に印加された信号が入力１４に印加された信号
を超えた特低レベルに遷移する。

次に、前記差動ＥＣＬ信号の極性を入力１２における電
圧が入力１４における電圧より低くなるよう反転する。

ノード７８および８０における電圧がそれぞれ１．６お
よび２．０■に切替わり、かつ下部ドライブ信号がいま
や上部ドライブ信号よりも大きさにおいて大きくなる。

これに応じて、トランジスタ８１．８２および８４は非
導通とされトランジスタ８６のベースを開放し、かつ出
力１０８における出力電圧を高レベルに引き上げる。

同様にして、トランジスタ１１０．１１２および１１４
が導通状態とされかつトランジスタ１１６のコレクター
エミッタ導通経路が高インピーダンスとなる。

本発明の前に説明した実施例の注目すべき特徴は、単一
電源による動作および論理的遷移の間の出力段における
望ましくない電流スパイクの消滅を含む、後者の特徴は
抵抗５８．６０．１０２および１３０の値の調整によっ
て達成される。トランジスタ８４および１１４の機能は
それぞれトランジスタ８６および１１６のベースを放電
することである。トランジスタ８４のコレクタに流れる
電流がトランジスタ８６のベースを放電することができ
るレートは、部分的には、抵抗１０２の値およびそれに
関連する容量によって決められ、抵抗１０２の値がより
大きくなればなるほどより多くの電流がトランジスタ８
６のベースからトランジスタ８４のコレクタに引き込ま
れ、より速いターンオフ時間が得られる結果となる。同
様にして、トランジスタ１１６がターンオフされるレー
トは抵抗１３０の値を増大させることにより大きくする
ことができる。同様の制御はトランジスタ８１および１
１０に加えることができ、この場合そのベースにおける
スルーレートは抵抗５８および６０によって操作できる
。技術上バイポーラトランジスタのターンオン速度はベ
ースを放電するために必要とされる時間によりそのター
ンオフ速度より速いことがよく理解されている。抵抗５
８および６０の値を減少させると立上り縁（ターンオン
）を受けるトランジスタへのベースドライブが増大し、
一方同時に立下り縁（ターンオフ）を受けるトランジス
タのベース放電レートを減少させ、それにより論理遷移
の間における立上り縁の関連するスルーレートを増大さ
せかつ立下り縁のスルーレートを低減させる。立上り縁
は結局出力段の対応するセクションを高インピーダンス
にし、一方立下り縁は出力段の関連するセクションを導
通させる。従って、抵抗５８および６０の値は上部およ
び下部ドライブ信号が各々ドライブ回路を伝搬しかつ出
力段の対応するセクションをイネーブルおよび／または
ディスエーブルする場合の立上りおよび立下り縁に対し
不平衡なスルーレートを提供するために所定の低い値に
選択される。ドライブ信号の立上り縁のスルーレートは
対応する立下り縁のスルーレートよりもより低速となり
、論理的遷移の間、出力段の導通セクションが他のもの
がターンオンする前にターンオフすることを補償する。

従って、抵抗５８．６０．１０２および１３０の適正な
選択により、本発明は出力段の上部および下部セクショ
ンの同時的な導通を防止しかつ、それにより、論理的遷
移の間にそこを流れる電流スパイクを消去する。

本発明の別の実施例が第２図に示されている。

同様の回路要素には第１図で使用されているものと同じ
参照番号が与えられている。より特定的には、電圧変換
器１４０はトランジスタ１６．１８゜２６および２８、
電流源２２．２４および３４そして抵抗３０および３２
を含みこれらは第１図の実施例で述べられたように構成
されている。同様にして、トランジスタ３６および３８
、および抵抗−容量対４０．４８および４２．５０は前
に述べた様式で結合されている。トランジスタ４４およ
び４６のコレクターエミッタ導通経路はまた、第１図に
おいて述べたように、それぞれノード８０および７８と
電源導体２５との間に結合されている。この実施例にお
いては改良されたバイアス回路が示されており、そのバ
イアス回路１４２はトランジスタ１４４および１４６を
具備し、前者のトランジスタのコレクタおよびベースは
後者のトランジスタのベースおよびエミッタに結合され
ている。ダイオード１４８および抵抗１５０．１５２お
よび１５４は電源導体２０とトランジスタ１４４のコレ
クタとの間に図示されるように直列に結合されている。

トランジスタ１５６のコレクタおよびベースはそれぞれ
ダイオード１４８のカソードおよび抵抗１５０と１５２
の相互接続部に結合されており、一方該トランジスタ１
５６のエミッタは抵抗１５２と１５４との相互接続部に
結合されている。トランジスタ１４６のコレクタは電源
供給導体２０に結合されており、かつそのエミッタは抵
抗１５８を通り電源供給導体２５に結合されている。さ
らに、トランジスタ１４４のエミッタは電源供給導体２
５に結合されている。トランジスタ１４６のエミッタに
展開される電圧は次にトランジスタ４４および４６のベ
ースに印加され所定の、温度補償された電圧をノード７
８および８０に提供し、これらのノードは電源変動に対
し影響されないようになる。

ノード７８に展開された電圧はトランジスタ１６０．１
６８および１７２を具備する上部信号経路のためのドラ
イブ信号を提供し、この場合該上部ドライブ信号はトラ
ンジスタ１６０のベースに印加され、該トランジスタ１
６０のコレクタは抵抗１６２を通り電源供給導体２０に
結合されている。ダイオード１６４および抵抗１６６は
トランジスタ１６０のエミッタと電源供給導体２５との
間に直列的に結合されている。トランジスタ１６８のベ
ースおよびエミッタは次にそれぞれダイオード１６４の
カソードおよび電源供給導体２５に結合され、一方その
コレクタは抵抗１７０を通り電源供給導体２０に結合さ
れている。トランジスタ１６８のコレクタはまたトラン
ジスタ１７２のベースに結合されており、かつ後者のコ
レクターエミッタ導通経路は電源供給導体２０と出力端
子１０８との間に結合されている。

ノード８０に与えられる下部ドライブ信号はトランジス
タ１７４のベースに印加され−該トランジスタ１７４の
コレクタは抵抗１７８を通り電源供給導体２０に結合さ
れている。ダイオード１８０および抵抗１８２はトラン
ジスタ１７４のエミッタと電源供給導体２５との間に直
列に結合されている。トランジスタ１７６のベースおよ
びエミッタは次に、それぞれ、ダイオード１８０のカソ
ードおよび電源供給導体２５に結合され、一方そのコレ
クタは抵抗１８４を通り電源供給導体２０に結合されて
いる。トランジスタ１７６のコレクタはまたトランジス
タ１８６のベースに結合されており、該トランジスタの
コレクターエミッタ導通経路は電源供給導体２５および
出力端子１０８の間に結合されている。

電圧変換器１４０の動作は電圧変換器１０のものと同じ
になり、差＠ＥＣＬ信号がトランジスタ１６および１８
のｖｂｅによって電圧レベルシフトされ、かつ次にバラ
ンスした差動トランジスタ対２６および２８のベースに
印加され、これらのトランジスタ対２６および２８は次
にそれらのコレクタの間に差動電圧を展開する。差動Ｅ
ＣＬ信号が上部レール基準からそれぞれトランジスタ１
６０および１７４のベースに上部および下部ドライブ信
号を与えるためにノード７８および８０における下部レ
ールの温度補償された基準に変換される。しかしながら
、電圧変換器１４０は第１図における差動トランジスタ
対５４および５６を含まない、この中間バッファ状態が
ないため、トランジスタ２６および２８のコレクタに展
開される差動信萼は上部および下部信号経路を駆動しか
つ出力段をターンオンおよびターンオフするためにノー
ド７８および８０に十分なドライブを提供するため、典
型的には８００ミリボルトに、増大しなければならない
、従って、電圧変換器１４０は電圧変換器１０に対しよ
り少数の構成要素およびそれに関連する電力消費の低減
の利点を提供するが、前者は大きな差動ドライブ信号の
ためコモンモートリシェクションが小さくなる。

入力１２に印加される信号が入力１４に印加される信号
より大きいものとする仮定を続けると、上部ドライブ信
号は下部ドライブ信号よりもより正であり、かつ、これ
に応じて、トランジスタ１６０は導通状態にされかつト
ランジスタ１７４は非導通とされる。抵抗１６６に展開
される電圧はトランジスタ１６８をターンオンさせ、そ
れによりトランジスタ１７２のコレクターエミッタ導通
経路を高インピーダンスにする。一方、下部ドライブ信
号はトランジスタ１７４をターンオフしトランジスタ１
７６のベースにおける電圧を低レベルに引き込み後者の
トランジスタをオフにしかつそれによりトランジスタ１
８６のベースを開放する。出力１０８における出力信号
は飽和電位まで低減される。差動ＥＣＬ信号の極性を反
転することは出力段を高い出力信号を提−供するよう切
換える。

本発明の上述の別の実施例もまた単一電源での動作およ
び論理的遷移の間における出力段に流れる望ましくない
電流スパイクの除去を含む、後者の特徴は抵抗４０，４
２．１７０および１８４の値を調整することによって達
成され、この場合抵抗１７０および１８４はそれぞれト
ランジスタ１７２および１８６のベース放電レートを増
大するために所定値に選択される。同様にして、抵抗４
０および４２の値はトランジスタ１６０および１７４の
ベースにおけるスルーレートを制御する。

抵抗４０および４２の値を低減すると立上り縁（ターン
オン）を受けているトランジスタへのベースドライブを
増大し、一方同時に立下り緑（ターンオフ）を受けてい
るトランジスタのベース放電レートを減少させ、それに
より論理遷移の間における立上り縁の関連するスルーレ
ートを増大させかつ立下り縁のスルーレートを低減する
。従って、抵抗４０および４２の値は所定の低い値に選
択され、上部および下部ドライブ信号が各々ドライブ回
路を通って伝搬しかつ出力段の対応するセクションをイ
ネ°−プル／ディエーブルする場合に上部および下部ド
ライブ信号の立上りおよび立下り緑に対する不平衡なス
ルーレートを提供する。

該ドライブ信号の立上り縁のスルーレートは対応する立
下り縁のスルーレートよりより低速に設定され、論理遷
移の間に−出力段の導通部分が他方がターンオンする前
にターンオフすることを補償する。従って、抵抗４０．
４２．１７０および１８４は出力段の上部および下部セ
クションの同時的な導通を防止するよう選択でき、かつ
それにより、論理遷移の間にそこを流れる電流スパイク
を除去する。

［発明の効果］ 従って、上に述べたものはその出力信号に電流スパイク
を導入することなくＥＣＬ入力信号をＴＴしまたはＣＭ
ＯＳコンパチブルなレベルに変換するための新規な電圧
変換器である。上の説明は例によってのみ行なわれてお
りかつ本発明は他の入力および出力信号レベルに対して
も同様によく適用できることが理解される。

【図面の簡単な説明】

第１図は、本発明の１実施例に係わる電圧変換器を示す
電気回路図、そして 第２図は、本発明の他の実施例に係わる電圧変換器を示
す電気回路図である。 １０：電圧変換器、　　　１２，１４：入力、１６．１
８，２６．２８．３６．３８．４４．４６．５４．５６
，６４，７０，７２，８１，８２゜８４．８６，８８，
９４，１１０．１１２，１１４．１１６，１２２，１４
４，１４６，１５６゜１６０．１６８，１７２，１７４
．１７６．１８６：トランジスタ、 ２２．２４．３４：電流源、 ２０．２５：電源供給導体、 ６２．６８，１４８，１６４．１８０：ダイオード、 ６６．１４２：バイアス回路。

Claims (1)

1. 【特許請求の範囲】 １、第１の所定の論理レベルを有する差動論理入力信号
   に応答し第２の所定の論理レベルを有する出力信号を提
   供するための回路であつて、該回路は、 前記差動論理入力信号に応答しかつそれに応じて第１お
   よび第２の差動的に関連する信号を提供するための第１
   および第２の出力を有する入力段であつて、前記第１お
   よび第２の差動的に関連する信号は所定の差動振幅を有
   するもの、 前記第１および第２の差動的に関連する信号を変換する
   ための手段であつて、該変換のための手段はバイアス信
   号に応答して前記所定の差動振幅を維持しながら前記変
   換された第１および第２の差動的に関連する信号の第１
   および第２の単一終端レベルを確立するもの、 前記変換された第１および第２の差動的に関連する信号
   に応答して各々所定のスルーレートを有する第１および
   第２のドライブ信号を提供するためのバッファ回路、そ
   して 第１および第２の動作電源の間に直列的に結合された第
   １および第２のスイッチング手段を含む出力段であって
   、前記第１および第２のスイッチング手段は前記第１お
   よび第２のドライブ信号に応答して前記第２の所定の論
   理レベルの出力信号を提供し、この場合前記第１および
   第２のドライブ信号の前記所定のスルーレートは前記第
   １および第２のスイッチング手段における同時的な導通
   を防止するもの、 を具備することを特徴とする前記回路。 ２、第１の所定の論理レベルを有する差動論理入力信号
   に応答し第２の所定の論理レベルを有する出力信号を提
   供するための電圧変換器であって、該電圧変換器は、 前記差動論理入力信号に応答しかつそれに応じて第１お
   よび第２の差動的に関連する信号を提供するための第１
   および第２の出力を有する入力段であって、前記第１お
   よび第２の差動的に関連する信号は所定の差動振幅を有
   するもの、 前記第１および第２の差動的に関連する信号を変換する
   ための手段であって、該変換のための手段はバイアス信
   号に応答して前記所定の差動振幅を維持しながら前記変
   換された第１および第２の差動的に関連する信号の第１
   および第２の単一終端レベルを確立するもの、 第１および第２の動作電源の間に直列的に結合された第
   １および第２のスイッチング手段を含む出力段であつて
   、前記第１および第２のスイッチング手段は前記変換さ
   れた第１および第２の差動的に関連する信号の前記第１
   および第２の単一終端レベルに応答して前記第２の所定
   の論理レベルの出力信号を提供し、前記変換された第１
   および第２の差動的に関連する信号のスルーレートは前
   記第１および第２のスイッチング手段における同時的な
   導通を防止するもの、 を具備することを特徴とする電圧変換器。 ３、前記変換のための手段は、 ベース、エミッタおよびコレクタを有する第１のトラン
   ジスタであって、前記ベースは前記入力段の前記第１の
   出力に結合されており、前記コレクタは前記第１の動作
   電源に結合されているもの、ベース、エミッタおよびコ
   レクタを有する第２のトランジスタであつて、前記ベー
   スは前記入力段の前記第２の出力に結合されており、前
   記コレクタは前記第１の動作電源に結合されているもの
   、所定の大きさの第１および第２の電流を提供するため
   の第１および第２の出力を有しかつ制御入力を有する第
   １の電流供給手段、 前記第１のトランジスタの前記エミッタに結合された第
   １の端子を有しかつ前記第１の電流供給手段の前記第１
   の出力に結合された第２の端子を有する第１の抵抗であ
   つて、前記変換された第１の差動的に関連する信号が前
   記第１の抵抗の前記第２の端子に展開されるもの、そし
   て 前記第２のトランジスタの前記エミッタに結合された第
   １の端子を有しかつ前記第１の電流供給手段の前記第２
   の出力に結合された第２の端子を有する第２の抵抗であ
   つて、前記変換された第２の差動的に関連する信号は前
   記第２の抵抗の前記第２の端子に展開されるもの、 を具備する請求項２に記載の電圧変換器。 ４、さらに、 前記第１の電流供給手段の前記制御入力に結合された出
   力を有し前記バイアス信号を提供するバイアス回路、 を具備する請求項３に記載の電圧変換器。 ５、第１および第２の動作電源の間に直列的に結合され
   た第１および第２のスイッチング手段を有する出力段を
   含み所定の論理レベルの出力信号を提供するための電圧
   変換器であって、該電圧変換器は、 差動論理入力信号に応答しかつそれに応じて第１および
   第２の差動的に関連する信号を提供するための第１およ
   び第２の出力を有する入力段であって、前記第１および
   第２の差動的に関連する信号は所定の差動振幅を有する
   もの、 前記第１および第２の差動的に関連する信号を変換しか
   つ前記所定の差動振幅を維持しながら第１および第２の
   出力に第１および第２の単一終端レベルの前記第１およ
   び第２の差動的に関連する信号を提供するための第１の
   手段、 第１および第２の入力および制御入力を有する第１の電
   流供給手段であって、前記第１および第２の入力は前記
   第１の手段の前記第１および第２の出力に結合され前記
   第１および第２の差動的に関連する信号の前記第１およ
   び第２の単一終端レベルを確立する所定の大きさの第１
   および第２の電流を吸引するもの、 前記第１の電流供給手段の前記制御入力に結合された出
   力を有し前記バイアス信号を提供するためのバイアス回
   路、そして 前記変換された第１および第２の差動的に関連する信号
   に応答しかつ各々所定のスルーレートを有する第１およ
   び第２のドライブ信号を発生するためにそれぞれ前記第
   １および第２のスイッチング手段に結合された第１およ
   び第２の出力を有する第２の手段であつて、前記第１お
   よび第２のドライブ信号の前記所定のスルーレートは前
   記第１および第２のスイッチング手段における同時的な
   導通を防止するもの、 を具備することを特徴とする電圧変換器。