SU1138942A1 - Устройство согласовани - Google Patents

Устройство согласовани Download PDF

Info

Publication number
SU1138942A1
SU1138942A1 SU833633703A SU3633703A SU1138942A1 SU 1138942 A1 SU1138942 A1 SU 1138942A1 SU 833633703 A SU833633703 A SU 833633703A SU 3633703 A SU3633703 A SU 3633703A SU 1138942 A1 SU1138942 A1 SU 1138942A1
Authority
SU
USSR - Soviet Union
Prior art keywords
transistor
collector
emitter
base
bus
Prior art date
Application number
SU833633703A
Other languages
English (en)
Inventor
Владимир Иванович Громов
Виктор Алексеевич Смирнов
Игорь Иванович Лавров
Сергей Викторович Касаткин
Original Assignee
Предприятие П/Я А-1589
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1589 filed Critical Предприятие П/Я А-1589
Priority to SU833633703A priority Critical patent/SU1138942A1/ru
Application granted granted Critical
Publication of SU1138942A1 publication Critical patent/SU1138942A1/ru

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

УСТРОЙСТВО СОГЛАСОВАНИЯ, содержащее каскад управлени , входной двухколлекторный транзистор, эммитер которого соединен с общей шиной, база - с первым входом, первый коллектор - с базой первого транзистора выходного каскада, эмиттер которого соединен с общой шиной , второй коллехтор входного транзистора соединен через резистивный делитель с шиной питани , средн   точка резистивного делител  подключена к базе второго транзистора выходного каскада другого типа проводимости , эмиттер которого соединен с шиной питани , а коллектор первого транзистора выходного каскада - с выходной шиной, отличающеес  тем, что, с целью увеличени  быстродействи , оно дополнительно содержит двухэмиттерный и трехколлекторный транзисторы, причем коллектор двухэмиттерного транзистора подключен к шине питани ,база - к первому коллектору трехколлекторного транзистора и первому выводу первого резистора, другой вывод которого соединен с шиной питани , первый эмиттер через второй резистор соединен с вторым коллектором трехколлекторного транзиссл тора и базой первого транзистора выходного каскада, второй эмиттер через третий резистор подключен кбазе двухколлекторного транзистора и к третьему коллектору трехколлекторного транзистора, эмиттер которого соединен с общей шиной, а база с вторым входом устройства, коллектор второго транзистора выходного сю сх каскада соединен с выходной шиной. ;о 1 о

Description

Изобретение относитс  к импульсной технике, в частности к микро- . электронике и вычислительной технике , и предназначено дл  согласовани  цифровых устройств с инжекционным питанием с лини ми передачи коллективного пользовани .
Известно устройство с трем  устойчивыми состо ни ми дл  согласовани  элементов с инжекционным питанием с лини ми коллективного пользовани  03
Недостатком устройства  вл ютс  больша  потребл ема  мощность и недостаточное быстродействие из-за большого числа инвертирукхцих каскадов .
Известно также устройство согласовани , содержащее входной двухколлекторный п-р-п-транзистор, выходной инвертор и схему управлени  состо нием Выключено, построенную на двух резисторах и двухколлекторном р-п-р-транзисторе L2J .
Недостатком известного устройства  вл етс  невысокое быстродействие по состо нию Выключено. Это обуславливаетс  двум  факторами: в качесве элемента управлени  примен етс  медленный р-п-р-транзистор; формирование п-р-п- транзисторЬв известного устройства за единый технологический цикл с инжекционными структурами исключает процесс легировани  золотом, уменьшающий,врем  жизни неосновных носителей, что приводит к увеличению времени выключени  нижнего транзистора выходного инвертора из насьш(енного режима при переходе устройства в состо ние Выключено.
Цепь изобретени  - увеличение бысродействи  устройства согласовани  с трем  устойчивыми состо ни ми.
Поставленна  цель достигаетс  тем что в устройство согласовани , содержащее каскад управлени , входной двухколлекторный транзистор, эмиттер которого соединен с общей шиной, . база - с первым входом, первый коллектор - с базой первого транзистора выходного каскада, эмиттер которого соединен с общей шиной, второй коллетор входного транзистора соединен через резистивный,делитель с шинбй питани , средн   точка резистивного делител  подключена к базе второго транзистора выходного каскада другог типа проводимости,, эмиттер которого
соединен с шиной -питани , коллектор первого транзистора выходного каскада .- с выходной шиной, дополнительно введены двухэмиттерный и трехколлекторный транзисторыj причем коллектор двухэмиттерного транзистора подключен к шине питани , база - к первому коллектору трехкрллекторного транзистора и к первому выводу.перво ,го резистора, другой вывод которого соединен с шиной питани , первый эмиттер через второй резистор соединен с вторым коллектором трехколлекторного транзистора и базой первого транзистора выходного каскада , второй эмиттер через третий резистор подключён к базе, двухколлекторного транзистора и к третьему коллектору трехколлекторного транзистора , эмиттер которого соеда1нен с общей шиной, а база - с вторым входом устройства, коллектор второго транзистора выходного каскада соединен с выходной шиной.
Организаци  схекш управлени  на двухэмиттерном транзисторе в качестве управл емого генератора тока дает возможность повысить быстродействие устройства согласовани  по входу управлени  вследствие лучших динамических характеристик как самого п-р-п-транзистора, так и за счет того , что транзистор работает как эмиттерный повторитель, а такое включение обладает наилучшим быстродействием . Трехколлекторный транзистор на входе управлени  не только t переключает генератор тока, но и создает низкоомную цепь дл  разр да избыточного зар да, накопленного в базах входных транзисторов, чем способствует быстрому выходу их из насыщени .
На чертеже представлена принципиальна  электрическа  схема устройства согласовани .
Устройство согласовани  содержит схему 1 управлени  состо нием &1|ключено, построенную на резисто;рах 2-4, трехколлекторном п-р-птранзисторе 5 и двухэмиттерном п-р-п-транзисторе 6, входной двухколлекторный п-р-п-транзистор 7 и выходной, инвертор 8 на резисторах 9 и 12 и транзисторах 10 и П.
В предлагаемом устройстве информаци  с внутреннего инжекционного вентил  поступает на базу транзис3 тора 7, который управл ет режимом работы вькодных транзисторов 11 и 1 С коллекторов транзисторов 10 и 11 информаци  подаетс  на внеш ний вывод интегральной схемы и пост пает в линию коллективного пользовани . Транзистор 5, на базу которо го с внутреннего инжекционного вент л  поступает сигнал управлени  состо нием устройства согласовани , управл ет работой генератора тока на транзисторе 6, который задает базовые токи транзисторов 7 и 11. Устройство работает следующим образом. Когда на вход управлени  подаетс  низкий уровень напр жени , запираетс , транзистор 5. На базе тра зистора 6 формируетс  высокое напр  жение, привод щее к его отпиранию. Если теперь на вход устройства, под ключенного к коллектору инжекционного п-р-п переключающего транзис тора поступит сигнал логическа  1, т.е. инжекционный транзи тор закрыт, то эмиттерный ток транзистора 6 открывает и насьпцает тран зистор 7, который шунтирует базозмиттерный переход транзистора 11 и запирает его. Одновременно транзистор 7 током своего второго, коллекто ра, прот.екающего через резистивный делитель из резисторов 9 и 12, созд ет смещение на резисторе 9, достато ное дп  отпирани  и насыщени  транзистора 10. На выходе устройства формируетс  уровень напр жени  логическа  1 (Ugyn Uy - UK,JH, Если на вход устройства приходит Низкий уро.вень напр жени  напр жение насыщени  инжекцйонного транзистора , то транзистор 7 запираетс , так как эмиттерный ток.транзистора 6 ответвл етс  в насыщенный инжекционный транзистор. Запирание транзистора 7 приводит- к значительному изменению тока через резисто )ы 9 и 12, что способствует запира24 нию транзистора 10. Процесс запирани  ускор етс  с помощью резистора 9, через который происходит рассасывание накопленного, в базе р- п-ртранзистора 10 зар да. Эмиттерный ток транзистора 6, поступающий в базу транзистора 11 при закрытом, транзисторе 7, отпирает его. Транзистор 11 входит в режим насыщени  и на выходе устройства формируетс  низкий уровень напр жени  (,, ). При поступлении на вход управлени  высокого уровн  напр жени , ; транзистор 5 открываетс  и входит в режим насыщени . На коллекторах транзистора 5. формируетс  низкий уровень напр жени , запирающий транзисторы 6,7 и 11 независимо от уровн  входного сигнала. Отсутствие коллекторного тока транзистора 7 приводит к запиранию транзистора 10 и на входе устройства формируетс  третье состо ние - состо ние Выключено. Таким образом, повьщ1ение быстро- действи  достигаетс  применением в качестве управл емого генератора тока двухэмиттерн ого п-р-п-транзистора , отличающегос  лучшими динамическими характеристиками. Повышени  быстродействи  перехода в третье состо ние способствует также наличие низкоомной цепи рассасывани  избыточного зар да в базах.транзисторов 7 и 11 через насыщенный транзистор 5. Применение предлагаемого устройства согласовани  обладающего малым уровнем потребл емой мощности, высоКИМ быстродействием в качестве буферных схем на выходах БИС с инжекционным питанием, выполненной на этой же полупроводниковой подложке, позвол ет организовать непосредственную работу БИС на линии передачи информации коллективного пользовани  без установлени  дополнительных микросхем магистральных передатчиков.

Claims (1)

  1. УСТРОЙСТВО СОГЛАСОВАНИЯ, содержащее каскад управления, входной двухколлекторный транзистор, эммитер которого соединен с общей шиной, база - с первым входом, первый коллектор - с базой первого транзистора выходного каскада, эмиттер которого соединен с общей шиной, второй коллектор входного транзистора соединен через резистивный делитель с шиной питания, средняя точка резистивного делителя подключена к базе второго транзистора выходного каскада другого типа про водимости, эмиттер которого соединен с шиной питания, а коллектор первого транзистора выходного каскада - с выходной шиной, отличающееся тем, что, с целью увеличения быстродействия, оно дополнительно содержит двухэмиттерный и трехколлекторный транзисторы, причем коллектор двухэмиттерного транзистора подключен к шине питания,база - к первому коллектору трехколлекторного транзистора и пер-
SU833633703A 1983-08-05 1983-08-05 Устройство согласовани SU1138942A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833633703A SU1138942A1 (ru) 1983-08-05 1983-08-05 Устройство согласовани

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833633703A SU1138942A1 (ru) 1983-08-05 1983-08-05 Устройство согласовани

Publications (1)

Publication Number Publication Date
SU1138942A1 true SU1138942A1 (ru) 1985-02-07

Family

ID=21078698

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833633703A SU1138942A1 (ru) 1983-08-05 1983-08-05 Устройство согласовани

Country Status (1)

Country Link
SU (1) SU1138942A1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103907277A (zh) * 2011-10-05 2014-07-02 法雷奥热系统公司 用于控制电压升压电路的电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1.Custom 1C Design Manual, Fourth Edition, November, 1981, p. 4-27. 2. Авторское свидетельство СССР .№ 837290, кл. Н 03 К .19/08, 1979 (прототип). *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103907277A (zh) * 2011-10-05 2014-07-02 法雷奥热系统公司 用于控制电压升压电路的电路

Similar Documents

Publication Publication Date Title
US4777388A (en) Fast latching flip-flop
KR900008051B1 (ko) 논리회로
US4109162A (en) Multi-stage integrated injection logic circuit with current mirror
US3912950A (en) Bistable multivibrator circuit
US3488515A (en) Circuit arrangement for selective and durable signal coupling
SU1138942A1 (ru) Устройство согласовани
CA1242002A (en) Ttl output stage
CA1090431A (en) Integrated injection switching circuit
EP0163663A4 (en) IMPROVED LOGIC LEVEL TRANSLATION CIRCUIT FOR INTEGRATED CIRCUIT SEMICONDUCTOR DEVICES WITH A SET OF TRANSISTOR-TRANSISTOR LOGIC OUTPUT CIRCUITS.
JPH0155778B2 (ru)
US4749885A (en) Nonsaturating bipolar logic gate having a low number of components and low power dissipation
US3452216A (en) Logic circuit
US4398103A (en) Enabling circuitry for logic circuits
RU2073935C1 (ru) Комплементарная биполярная схема и-не
US3609398A (en) High-speed integrated logic circuit
SU1732460A1 (ru) Логический элемент
SU1262719A1 (ru) Согласующее устройство
SU1320896A1 (ru) Микромощный инвертор
SU1370777A1 (ru) Буферный каскад И @ Л-типа
SU1011025A1 (ru) Преобразователь уровн сигналов
Lo A comprehensive view of digital integrated electronic circuits
GB2128432A (en) Improvements in or relating to a tri-state output circuit
SU1051717A1 (ru) Полупроводниковый ключ
US3808457A (en) Dynamic logic device
SU980289A1 (ru) Буферный логический элемент и @ л типа