SU1320896A1 - Микромощный инвертор - Google Patents

Abstract

Изобретение.относитс  к импульсной технике и может быть использовано в качестве базового логического элемента цифровых микросхем. Цель изобретени  - уменьшение потребл емой мощности и расширение функциональных возможностей инвертора путем расщеплени  выходных напр жений. Устройство содержит транзисторы 1 и 2 первого и второго типов проводимости соответственно, шину 3 питани , дополнительные транзисторы 4 и 5 соответственно первого и второго типов проводимости, вход 6, выходы 7 и 8. Транзисторы 4 и 5 включены по схеме Дарлингтона с транзисторами 1 и 2. Инвертор может быть изготовлен по планарной полупроводниковой технологии или тонкопленочной технологии. Геометрические размеры транзисторов 4 и 5 могут быть в 5-10 раз меньше, чем размеры транзисторов 1 и 2, так как протекающие через них токи значительно меньше, чем токи, протекающие через транзисторы 1 и 2. 1 ил. S |СЛ 00 ю о ОО О5

Description

Изобретение относитс  к импульсной технике и может быть использовано в качестве базового логического элемента цифровых микросхем.

Цель изобретени  - уменьшение потребл емой мощности и расширение функ циональных возможностей путем обеспечени  расщеплени  выходных напр жений .

На чертеже представлена электрическа  принципиальна  схема микромощного инвертора.

Микромощный инвертор содержит первый транзистор 1 первого типа про- водимости, эмиттер которого соединен с общей шиной питани , второй транзистор 2 второго типа проводимости, эмиттер которого подключен к шине 3 питани , первый и второй дополнитель ные транзисторы А и 5 соответственно первого и второго типов проводимости , базы которых подключены к входу 6, Эмиттер первого дополнительног транзистора А соединен с базой перво

го транзистора 1, а коллектор - с коллектором второго транзистора 2 и подключен к выходу 7„ Эмиттер второго дополнительного транзистора 5 соединен с базой второго транзистора 2, а его коллектор - с коллектором первого транзистора 1 и подключен к дополнительному выходу 8.

Микромощный инвертор работает следующим образом.

В статическом режиме работы возможны два логические состо ни  инвертора зазкс тще от величины входного уровн  напр жений. При поступлении .уровн  О на вход 6, транзис- торы 4 и 1 наход тс  в закрытом состо нии , а транзисторы 5 и 2 - в открытом . Тогда на выходе 7 устройства будет высокий уровень напр жени  1, Причем по этому выходу данное состо ние обеспечиваетс  током, протекающим через транзистор 2. На выходе 8 устройства - высокий уровень напр жени  1, несколько меньший

по величине, чем первый. Причем это состо ние по этому выходу током не обеспечиваетс , так как через транзистор 5 протекает значительно меньший ток, чем через транзистор 2. При поступлении уровн  1 на вход 6, транзисторы А и 1 наход тс  в открытом состо нииJ а транзисторы 5 и 2 - в закрытом. Тогда на дополнительном выходе В устройства - низ

кий уровень напр жени  О, обеспеченный протеканием тока через транзистор 1. На первом выходе 7 устройства - низкий уровень напр жени  О, несколько больший (на величину напр жени  эмиттер-база транзистора 1), чем предыдущий. Причем это состо ние .по этому выходу током не обеспечиваетс , поскольку через тран- зистор А протекает ток значительно меньший, чем через транзистор 1.

Таким образом, предлагаемое устройство реализует функцию расщеплени  выходных напр жений, которые могут обеспечиватьс  токами или.нет. Так, например, к выходу 7 следует подключать базу транзистора с типом проводимости, совпадающим с типом проводимости транзисторов 1 и А, а к выходу В - базу транзистора с типом проводимости, совпадающим с типом проводимости транзисторов 5 и 2.

В режиме переключени  с одного логического состо ни  в другое исключена ситуаци  прохождени  сквозного тока через открытые транзисторы 1 и 2, что уменьшает потребление i энергии в режиме переключени .

Предлагаемый инвертор имеет малое потребление по входу, поскольку транзисторы А и 5 включены по схеме Дар- лингтона с транзисторами 1 и 2, т.е. по существу он управл етс  потенциально . К напр жению питани  V.. предъ вл етс51 требование, чтобы оно не превьш ало суммарную величину порогового напр жени  V транзисторов 1, 2, А и 5

,,

+ V + + V,, 2 В,

когда эти транзисторы еще работают на экспоненциальном участке БАХ.

40 45

50

Предлагаемый инвертор предназначен дл  изготовлени  по планарной полупроводниковой технологии или тонкопленочной технологии. Топологи  изготовлени  транзисторов - гребенчата . Геометрические размеры транзисторов 1 и 2 могут быть равны друг другу или отличатьс  при различных концентраци х легирующих примесей в 55 полупроводнике областей баз. В то же врем  геометрические размеры транзисторов А и 5 можно сделать в 5-10 раз меньше, чем размеры транзисторов 1 и 2, поскольку протекающие через них

3 13208964

токи значительно меньше, чем токи, возможностей, в него введены первый протекающие через транзисторы 1 и 2. и второй дополнительные транзисторы

Claims (1)

1. соответственно первого и второго ти- Формулаизобретени .

   . .пов проводимости базы которых под- Микромощный инвертор, содержащий 5ключены к входу, эмиттер первого до- вход, первый транзистор первого типаполнительного транзистора соединен с проводимости, эмиттер которого под-базой первого транзистора, а его кол- ключен к общей шине питани , и вто-лектор - с коллектором второго трак- рой транзистор второго типа проводи-зистора, эмиттер второго дополнительности , эмиттер которого подключен к Оного транзистора соединен с базой шине питани , а коллектор - к выходу,второго транзистора, а его коллектор отличающийс  тем, что,подключен к коллектору первого тран- с целью уменьшени  потребл емой мощ-зистора и соединен с дополнительным ности и расширени  функциональных выходом.