SU1324105A1

SU1324105A1 - ТТЛ-вентиль

Info

Publication number: SU1324105A1
Application number: SU853956275L
Authority: SU
Inventors: Сергей Михайлович Балашов; Владимир Николаевич Дятченко; Николай Алексеевич Подопригора; Виктор Николаевич Савенков; Николай Владимирович Соколов
Original assignee: Московский институт электронной техники
Priority date: 1985-09-20
Filing date: 1985-09-20
Publication date: 1987-07-15
Also published as: SU1324103A1; SU1324104A1

Abstract

Изобретение относитс к области импульсной техники, может быть использовано при построении выходных каскадов различных цифровых ИС. Цель изобретени - повьшение быстродействи - достигаетс путем снижени межкаскадных задержек распространени сигнала. Устройство содержит транзисторы 3, 4, резисторы 1, 2, 10, выходной транзистор 7, фазорасщепительный транзистор 9. Дл достижени поставленной цели в устройство введены транзисторы 14, 16-22, диодна строчка 24, включающие транзисторы 25, 28, 31, 34, емкостные и фиксирующие элементы 26, 27 и 29, 30, резисторы 11, 12, 13, 23, 32, 33, 35. 1 ил. (Л

Description

1 13 Изобретение относитс к импульсной технике и может быть использовано при построении выходных каскадов различных цифровых ИС,

Целью изобретени вл етс повыше- кие быстродействи путем снижени межкаскадных задержек распространени

сигнала.

На чертеже представлена принципиальна электрическа схема ТТЛ-вентил .

ТТЛ-вентиль включает выходной каскад , содержащий эмиттерный повторитель , включающий первый 1 и второй 2 резисторы и первый 3 и второй 4 транзисторы , коллекторы которых подклю- чены к первому выводу первого резистора 1, второй вывод которого подключен к шине 5 питани , эмиттер первого транзистора 3 подключен к базе второго транзистора Дик первому выводу второго резистора 2, второй вывод которого подключен к эмиттеру второго .транзистора 4, вл ющемус выходом 6 устройства, а также выходной транзистор 7, коллектор и эмиттер которого подключены соответственно к .выходу 6 и общей шине 8,фазорасщепитель 1ный каскад, включающий фазорасщепит тельный транзистор 9, эмиттер и кол- лектор которого подключены соответственно к базам выходного транзистора 7 выходного каскада.и первого транзистора 3 эмиттерного повторител , а также резистор 10, первый и второй выводы которого подключены соответственно к шине 5 питани и коллектору фазорасщепительного транзистора 9, входной каскад, включающий первый - третий резисторы 11-13 и первый транзистор 14, коллектор которого подключен к шине 5 питани , база вл етс входом 15 устройства, а эмиттер св зан с первым выводом первого резистора 11, а также транзисторы с , второго 16 по восьмой 22, четвертый резистор 23 и диодную строчку 24, в которой анод каждого последующего диода подключен к катоду предьщущего, анод первого диода подключен к второму выводу третьего резистора 12 и базе восьмого транзистора 22, второй вывод и коллектор которых подключены соответственно к шине 5 питани , а эмиттер подключен к первому выводу четвертого резистора 23, второй вывод которого подключен к об- лцей-шине 8, катод последнего диода диодной строчки 24 подключен к объе

5 0 .. ,

5

0

1052

диненным базе и коллектору третьего 17 и базе второго 16 транзисторов, эмиттеры которых подключены к общей шине 8, коллектор второго транзисто- р а 16 подключен к второму выводу первого резистора 11, первый и второй выводы третьего резистора 13 подключены соответственно к эмиттеру первого транзистора 14 и объединенным базе и коллектору четвертого транзистора 18, эмиттер которого подключен к объединенным базе и коллектору п того 19 и базе шестого 20 транзисторов, эмиттеры которых подключены к общей шине 8, а коллектор последнего подключен к базе восьмого транзистора 22, коллектор, база и эмиттер седьмого транзистора 21 подключены соответственно к шине 5 питани , аноду последнего диода диодной строчки 24 и коллектору второго транзистора 16, первый элемент ускорени , включающий транзистор 25, емкостной 26 и фиксирующий 27 элементы, выполненные соответственно на транзисторе и резисторе, соответственно база и второй вывод которых подключен к базе транзистора 25, коллектор и эмиттер которого подключены соответственно к объединенным базе выходного транзистора 7 выходного каскада и первому выводу резистора 26 и общей шине 8, а объединенные коллектор и эмиттер транзистора 27 подключены к эмиттеру восьмого транзистора 22 выходного каскада, второй элемент ус- корени , включающий транзистор 28 и фиксирующий 29 и емкостный 30 элементы , вьтолненные соответственно на диоде и транзисторе, соответственно катод и база которых подключены к базе транзистора 28, коллектор и эмиттер которого подключены соответствен- ,но к шине 5 питани и базе фазорасщепительного транзистора 9 фазорасщепительного каскада, а анод и объединенные коллектор и эмиттер подключены соответственно к аноду последнего диода диодной строчки 24 входного каскада и эмиттеру первого транзистора 14 ВХОДНОГО каскада, первый элемент ограничени насьпцени , включающий транзистор 31, эмиттер и кол- лектор которого подключены соответственно к коллектору и базе выходного транзистора 7 выходного каскада, а также первый 32 и второй 33 резисторы , первые выводы которых подключены

к базе транзистора 31, а вторые - соответственно к аноду и катоду последнего диода диодной строчки 24 входного каскада, второй элемент ограничени насыщени , включающий транзистор 34, эмиттер и коллектор которого подключены соответственно к коллектору. и базе фазорасщепительного транзистора 9 фазорасщепительного каскада, а также резистор 35, второй и первый выводы которого подключены соответственно к объединенным базе транзистора 34 и первому выводу резистора 11 входного каскада и к эмиттеру первого тр1анзистора 14 входного каскада.

Устройство работает следующим образом .

В состо нии 1 на входе 15 выходной 7 и фазорасщепительный 9 транзисторы открыты, но не.вход т в насыще- вне за счет фиксации потенциалов их коллекторов первым и вторым элементами 33 и 34 ограничени насьпцени . Таким образом, шунтирующими элементами фиксируетс и потенциал О на выходе 6. В случае использовани диодов Шот- тки выходной уровень О равен

вы. 5,7 - Uд, ,

и и .S.il R

где Ug, , U. - падени напр жени на открытых эмиттером переходе выходно го транзистора 7 и шунтирующем его дио- де Шоттки. В случае использовани шунтирующих

транзисторов выходной О фиксируетс

на уровне

,г -„ где Rij R э величины сопротивлений резисторов 32 и 33,

Од24 падение напр жени

на открытом диоде диодной строчки 24. Аналогично с помощью делител на резисторах 35 и 13 задаетс смещение на базу транзистора 34, шунтирующего фазорасщепительный транзистор 9. Транзисторы 3 и 4 выходного эмиттерного повторител заперты. Выходной 7 и фазо расщепительный 9 транзисторы на- ход тс в нормальном активном режиме с малыми токами базы

1В7

. Is9

W

(здесь и далее 1, , I,- , I.: - токи базы, эмиттера и коллектора i-ro транзистора).

Токи, задаваемые схемой в базы этих транзисторов и определ емые выбором величин резисторов R,o, R,, , много больше, чем упом нутые токи базы .

8. ST.

5 )

К

И протекают через шунтирующие элементы (диоды Шоттки или шунтирующие, транзисторы 31 п 34, в последнем случае вместо R,, при определении Igj, учитываетс сумма R,, + R В обычном ТТЛ-вентиле статический ток стандартной Q- чейки (функции которой здесь, выполн ет первый элемент ускорени ) определ ет врем выхода из насыщени выходного транзистора 7 и поэтому задаетс достаточно большим . В предлагаемом устройстве врем выхода из насьпцени определ ет импульсный ускор ющий ток, который . много больше статического. Последний в этом случае задаетс минимальным по величине

- Б 15

1.„ вК 7

путем соответствующего задани минимальной площади эмиттера транзистора 25 и увеличени номинала резистора R26 Во входном каскаде включено второе токовое зеркало (транзисторы 19 и 20), ток в котором определ етс величиной R,, . Ток коллектора транзистора 20 за счет падени напр жени на резисторе 12 формирует низкий логический уровень на входах эмиттерного повторител на транзисторе 22 и диодной строчки 24 и, соответственно , запирает первое токовое зеркало (транзисторы 16 и 17). Соответственно , Хщб О, и ток Ig, . не ответвл етс в коллектор транзистора 16. I

В состо нии о на входе 15 транзисторы 7 и 9 заперты и высокий потенциал коллектора фазорасщепительного транзистора 9, примерно равный напр жению источника питани по шине 5, с помощью выходного эмиттерного повторител задает выходной уровень

11 4 tl

on

- (и

6ЭЭ

+ U,,J

низким входным уровнем второе токовое зеркало выключено, ток I«.jo 0 не создает запирающего напр жени на входе первого токового зеркапа, которое включено, и величина тока в нем задаетс номиналом R, С выхода этого токового зеркала ток почти полностью протекает в фиксирующий транзистор 21,

В динамическом режиме при переключении из состо ни 1 в О на входе

1 за счет раннего запуска успевает достичь большой амплитуды к моменту переключени ускор емого выходного транзистора. При спаде импульса

15 вентил выключаютс фазорасщепи- транзистор 25 успевает тельный 9 и выходной / транзисторы. ,5 g,p выключитьс за счет перезар - Инерционность их переключени св зана , в основном, с большим логическим переходом в их коллекторных цеп х (uU-.. ЗВ). Ввиду большого логичесг А.

да .его базовой цепи через тот же резистор 26, не привод к зат гиванию фронта нарастани импульса в коллекторе фазорасщепительного транзисто- кого перехода данные цепи оказывают 0 ра 9 и, соответственно, через выходной эмиттерный повторитель - на выходе 6 вентил .

При переключении из состо ни О

I

вли ний (через проходные емкости Миллера ) на инерционность цепей базы, по которым идет управление этими транзисторами. Во входном каскаде быстродействие переключени первого 25 в 1 на входе 15 вентил происходит и второго токовых зеркал гораздо вы- включение фазорасщепительного 9 и выше: при их управлении практически ходного 7 транзисторов. Включение отсутствует вли ние проходных емкое- происходит тем быстрее, чем больше тей Миллера, а также площади и емкое- по величине задаетс ток включени , ти их транзисторов существенно мень- зо втекающий в базы этих транзисторов. ше чем в фазорасщепительном и выход- Увеличение тока, втекающего в базу ном. При отрицательном фронте импульса на входе 15 вентил второе токовое зеркайо выключаетс , соответственно.

фазорасщепительного транзистора 9 (), происходит за счет выключени первого токового зеркала: с выхода эмиттерного повторител на транзисторе 1 4 весь ток поступает в базу фазорасщепительного , не ответвл сь в выходной транзистор токового зерка- -щб Кроме того, при положина входах первого токового зеркала и эмиттерного повторител на транзисторе 22 формируетс положительньй фронт, да пульса. При этом включаетс первое токовое зеркало и ускор ет выключение фазорасщепительного транзистора- Q тельном фронте импульса на входе 15 оно задает ток (Тц,,), вытекающий через эмиттерный повторитель включа о

из его базы. Аналогичный ток (Хщу), етс второй элемент ускорени . Рабо- вытекающий из базы выходного транзис- та его аналогична работе первого. Ус- тора и ускор ющий его выключение, за- кор ющий ток включенного через ем- Даетс первым элементом ускорени . костный элемент 30 транзистора 28 из Положительный фронт импульса передаетс запускающим эмиттерным повторителем ка транзисторе 22 через емкость на транзисторе 27 на базу транзистора 25. Благодар емкостной св зи ус- о кор ющий ток в транзисторе 25 протекает имттульсно. Величина импульса

его эмиттера втекает в базы фазорасщепительного транзистора. Ток эмиттера фазорасщепительного транзистора Ij служит током включени выходного транзистора. С увеличением тока включени Ig фазорасщепительныйтрантока определ етс логическим

зистор усиливает и ток 1 ,. ускор тем самым включение входного транзисперепадом и крутизной фронта на входе тора,. При наличии первого элейента, .запускающего эмиттерного повторител , гг ускорени , потребл ющего малый iта-. величиной емкости св зи и ограничи- тнческий ток - э весь ток ваетс сопротивлением тела коллектора Ig, поступает в базу выходного тран- тра.нзистора 25. Резистор 26 в качест-г зистора. В обьиных ТТЛ в эмиттере не элемента фиксации, задающего по- фазорасщепительного транзистора сто

тора 25 в. статическом состо нии, предшествующем его импульсному включению , задает нормальньм активный 5 режим его работы с малым статическим током. За счет этого при его включении не происходит потерь времени на перевод его из выключенного состо ни во включенное. Импульс тока

O

транзистор 25 успевает 5 g,p выключитьс за счет перезар -

ной эмиттерный повторитель - на выходе 6 вентил .

При переключении из состо ни О

в 1 на входе 15 вентил происходит включение фазорасщепительного 9 и выходного 7 транзисторов. Включение происходит тем быстрее, чем больше по величине задаетс ток включени , втекающий в базы этих транзисторов. Увеличение тока, втекающего в базу

фазорасщепительного транзистора 9 (), происходит за счет выключени первого токового зеркала: с выхода эмиттерного повторител на транзисторе 1 4 весь ток поступает в базу фазорасщепительного , не ответвл сь в выходной транзистор токового зерка- -щб Кроме того, при положиетс второй элемент ускорени . Рабо- та его аналогична работе первого. Ус- кор ющий ток включенного через ем- костный элемент 30 транзистора 28 из

его эмиттера втекает в базы фазорасщепительного транзистора. Ток эмиттера фазорасщепительного транзистора Ij служит током включени выходного транзистора. С увеличением тока включени Ig фазорасщепительныйтран713

ит элемент нагрузки, который потребл ет значительный статический ток, ,но одновременно уменьшает ток его включени . Первый элемент ускорений потребл ет только динамический ток при вьиолнении функции ускорени выключени , что позвол ет ускорить в данном устройстве также и включение выходного транзистора.

Таким образом, предлагаемое уст- ройство имеет более высокое быстродействие по сравнению с прототипом при одинаковой потребл емой мощности Преимущество достигаетс благодар повьппению эффективности цепочек уско- рени за счет более раннего запуска их от входного каскада, при этом импульсы ускор ющего тока в них успевают достичь максимального значени . Запуск цепочек ускорени реализует построение входного каскада на первом и втором токовых зеркалах, что дополнительно ускор ет переключение фа- зорасщепительного транзистора. Выигрыш по-быстродействию от применени ТТЛ-вентил увеличиваетс при уменьшении мощности, отводимой на устройство Это делает перспективным использование предлагаемого ТТЛ-вентил в качестве выходного каскада (дл которо- го допускаетс увеличение числа элементов, но требуетс эффективное переключение значительной внешней нагрузки) в БИС и СБИС пам ти арифметических и логических устройств с большим числом выходов в услови х ограничений на отводимую мощность на кристалл.

Claims

Формула изобретени

ТТЛ-вентиль, включающий выходной каскад, содержащий эмиттерный повторитель , включающий первый и второй резисторы и первый и второй транзис- торы, коллекторы которых подключены к первому выводу первого резистора, второй вывод которого подключен к . шине питани , эмиттер первого транзистора подключен к базе второго транзистора и к первому выводу второго резистора, второй вывод которого подключен к эмиттеру второго транзистора , вл ющемус выходом устройства , а также выходной транзистор, кол- лектор и эмиттер которого подключены соответственно к выходу устройства и к общей шине, фазорасщепительный каскад, включающий фазорасщепитель058 .

ный транзистор, эмиттер и коллектор которого подключены соответственно к базам выходного транзистора и первого транзистора эмнттерного повторител , а также резистор, первый и второй выводы которого подключены соответственно к шине питани и коллектору фа- зорасщепительного транзистора, входной каскад, включаюпщй первый, второй и третий резисторы и первый транзистор , входную шину, отличающийс тем, что, с целью повьште- ни быстродействи , в него-введены . во входной каскад транзисторы с второго по восьмой, четвертый.резистор и диодна строчка, в которой анод каждого последующего диода подключен к катоду предыдущего, коллектор первого транзистора входного каскада подключен к шине питани , база соединена с входной шиной устройства, а эмиттер соединен с первым вьтодом первого резистора, анод первого диода диодной строчки входного каскада подключен к второму выводу третьего резистора и базе восьмого транзистора входного каскада, второй вьгоод и коллектор которых подключены соответственно к шине питани , а эмиттер подключен к первому выводу четвертого резистора входного каскада, второй вьгоод которого подключен к общей шине , катод последнего диода диодной строчки входного каскада подключен к объединенным базе и коллектору третьего и базе второго транзисторов входного каскада, эмиттеры которых подключены к общей шине, коллектор второго транзистора подключен к второму выводу первого резистора входного каскада, первый и второй выводы третьего резистора входного каскада подключены соответственно к эмиттеру первого транзистора входного каскада и объединенным базе и коллектору четвертого транзистора входного каскада, эмиттер которого подключен к объединенным базе и коллектору п того и базе шестого транзисторов входного каскада, эмиттеры которьпс подключены к общей шине, а коллектор последнего подключен к базе восьмого транзистора входного каскада, коллектор , база и эмиттер седьмого транзистора входного каскада подключен соответственно к шине питани , аноду последнего диода диодной строчки входного каскада и коллектору второ9 13 го транэистора входного каскада, первый элемент ускорени , включающий транзистор, емкостный и фиксирующий элементы, вьтолненные соответственно на транзисторе и резисторе, соответ- ствённо база и второй вывод которьпс подключены к базе транзистора, коллектор и эмиттер которого подключены соответственно к объединенным базе выходного Транзистора выходного каск да и первому выводу резистора первог элемента ускорени и общей шине питани , а объединенные коллектор и эмиттер транзистора первого элемента ускорени подключены к эмиттеру восьмого транзистора входного каскада , второй элемент ускорени , включающий транзистор и фиксирующий и емкостный элементы, вьшолненные соответственно на диоде и транзисторе, соответственно катод и база которых подключены к базе транзистора второго элемента ускорени , коллектор и. эмиттер которого подключены соответственно к шине питани и базе фазо- расщепительного транзистора фазорас- щепительного каскада, а соответственно анод и объединенные коллектор

Редактор Л.Веселовска Заказ 2972/56

Составитель А.Кабанов

Техред Л.Олийнык Корректор А.

Тираж 901Подписное

ВНШПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб,, д. 4/5

Производственно-полиграфическое предпри тие, г, Ужгород, ул. Проектна , 4

0

5

0

5

0510

и эмиттер подключены соответственно к аноду последнего диода диодной строчки входного каскада и эмиттеру первого транзистора входного каскада, первый элемент ограничени насыщени , включающий транзистор, эмиттер и коллектор которого подключены соответственно к коллектору и базе выходного транзистора выходного каскада , а также первый и второй резисторы , первые выводы которых подключены к базе транзистора, а вторые соответственно к аноду и катоду последнего диода диодной строчки входного каскада, второй элемент ограничени и , включающий транзистор, эмиттер и коллектор которого подключены соответственно к коллектору и базе фазорасщепительного транзистора фазорасщепительного каскада, а также резистор, второй и первый выводы которого подключены соответственно к объединенным базе транзистора второго элемента ограничени насыщени и первому выводу первого резистора входного каскада и к эмиттеру первого транзистора входного каскада .