SU1370732A1 - RS-триггер - Google Patents

RS-триггер Download PDF

Info

Publication number
SU1370732A1
SU1370732A1 SU864104758A SU4104758A SU1370732A1 SU 1370732 A1 SU1370732 A1 SU 1370732A1 SU 864104758 A SU864104758 A SU 864104758A SU 4104758 A SU4104758 A SU 4104758A SU 1370732 A1 SU1370732 A1 SU 1370732A1
Authority
SU
USSR - Soviet Union
Prior art keywords
transistors
bases
conductivity type
collectors
emitters
Prior art date
Application number
SU864104758A
Other languages
English (en)
Inventor
Александр Леонтьевич Якимаха
Original Assignee
Yakimakha Aleksandr L
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yakimakha Aleksandr L filed Critical Yakimakha Aleksandr L
Priority to SU864104758A priority Critical patent/SU1370732A1/ru
Application granted granted Critical
Publication of SU1370732A1 publication Critical patent/SU1370732A1/ru

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

Изобретение относитс  к импульсной технике и может быть использовано в интегральных схемах. Целью изобретени   вл етс  уменьшение потребл емой мощности. Предложенный RS/3 триггер содержит шесть транзисторов 1-6 первого типа проводимости, входы 7 и 8, выходы 9 и 10, транзисторы II и 12 второго типа проводимости, щину 13 питани , транзисторы 14 и 15 второго типа проводимости, транзисторы 16 и 17 первого типа проводимости , дополнительные вькоды 18 и 19. Предложенный триггер может быть изготовлен по планарной или тонкопленоч- ной технологии. При этом он наиболее перспективен дл  применени  в сверхбольших цифровых БИС с минимальными геометрическими размерами вентилей, где особенно важно уменьшить величину энергии потреблени . 1 табл.1 ил. (Л W со о -vj OQ 1C

Description

Изобретение относитс  к импульсной технике и может быть использовано в микромощных интегральных схемах
Целью изобретени   вл етс  уменьшение потребл емой мощности.
На чертеже изображена электрическа  схема устройства.
RS-триггер содержит шесть транзисторов 1 - 6 первого типа проводимое- ти, базы транзисторов 1 и 2 соединены соответственно с первым 7 и вторым 8 входами, эмиттеры - соответственно с базами транзисторов 3 и 4, эмиттеры которых соединены с общей Ш1ШОЙ, а коллекторы подключены соответственно к базам транзисторов 5 и 6, коллекторы которых соединены соответственно с первым 9 и вторым 10 выходами и подключены соответственно к коллекторам седьмого 11 и восьмого 12 транзисторов второго типа проводимости , эмиттеры которых соединены с шиной 13 питани , коллекторы транзисторов 1 и 2 соединены соответст- венно с базами дев того 14 и дес тог 15 тра1нзисторов второго типа проводимости , эмиттеры одиннадцатого 16 и двенадцатого 17 транзисторов первого типа проводимости соединены с общей шиной, базы подключены соответственно к эмиттерам транзисторов 5 и 6, коллекторы соединены соответственно с первым 18 и вторым 19 дополнительными выходами и подключены соответственно с коллектором транзисторов 14 и 15, эмиттеры которых соединены соответственно с базами транзисторов II и 12, а базы подключены соответственно к коллекторам транзисторов 6 и 5, базы которых соединены соответственно с коллекторами транзисторов 16 и 17.
В таблице представлены возможные логические состо ни  на входах и вы- ходах устройства.
RS-триггер работает следующим образом .
Пусть на входы 7 и В поступают низкие уровни напр жени  лог,О (см. таблицу). Тогда транзисторы 1, 3 и 2, 4 будут находитьс  в закрытом состо нии , а значит не будут вли ть на состо ни  остальных транзисторов 5,6, 11,12,14,15,16 и 17, Таким образом, на выходах 9 и 18 будет произвольное состо ние и иьгаерсное ему - X - на выходах 10 и 19,
5 0 5 0 з 0
5
0
5
Если на вход 7 поступает уровень лог. 1 , а на вход В - уровень лог,О, то независимо от предыдущего состо ни  RS-триггера на выходах 9 и 18 установитс  высокий уровень лог.1, а на выходах 10 и 19 - низкий уровень лог.О напр жени . При этом транзисторы 1,3,14,11,6 и 17 будут открыты, а транзисторы 15,16,2,4,15 и 12 - закрыты. Состо ние лог.1 на выходе 9 обеспечиваетс  током открытого транзистора 11, в то врем  как состо ние ЛОГ.1 на выходе 18  вл етс  потенциальным , поскольку ток коллектора транзистора 14 значительно меньше тока коллектора транзистора 11, Аналогично состо ние лог.О на выходе 19 также обеспечиваетс  током коллектора транзистора 17, в то врем  как состо ние лог.О на выходе 10 током не обеспечиваетс , поскольку ток коллектора транзистора 6 значительно меньше тока коллектора транзистора 17.
Если на вход 7 поступает уровень лог,О, а на вход 8 - уровень лог,I, тогда независимо от предыдущего состо ни  RS-триггера на выходах 9 и 18 будет низкий уровень напр жени  лог,О, а на выходах 10 и 19 - высокий уровень напр жени  лог,1. При этом транзисторы 5, 16, 2, 4, 15 и 12 будут открыты, а транзисторы 1, 3, 14, 11, 6 и 17- закрыты. Состо ние лог.О на выходе 18 обеспечиваетс  током транзистора 16, а состо ние лог,О на выходе 9 не обеспечиваетс  током. Аналогично состо ние лог,1 на выходе 10 также обеспечиваетс  током открытого транзистора 12, а состо ние лог,1 на выходе 19  вл етс  потенциальным.
При поступлении на оба входа 7 и 8 высоких уровней напр жени  лог,I открьшаютс  все транзисторы, вход щие в схему устройства. На выходах 9, 18 и 10, 19 взаимно противоположные состо ни , тогда как на выходах 18 и 19, а также 9 и 10 состо ни  совпадают. Такое состо ние дл  RS- триггера должно быть запрещенным, поскольку после его сн ти  на всех выходах устанавливаетс  неопределенное и непредсказуемое состо ние.
В режиме переключени  из одного логического состо ни  в другое исключена ситуаци  прохождени  сквозного тока как через мощные транзисторы 16, 11 или 17, 12, а также при принудительном переключении через транзисторы 3, 12 и 4, 11. Это в значительной мере уменьшает потребление энергии устройством при переключении . Предлагаемое устройство имеет минимальное потребление энергии по своим управл ющим входам 7 и 8, поскольку все дополнительные транзисторы включены по схеме Дарлингтона , т.е. по существу инверторы управл ютс  практически потенциалами, как и МДП-транзисторы, только величина пороговых напр жений здесь жестко стабилизирована. К напр жению питани  V(шина 13) предъ вл етс 
С L.
требование, чтобы оно находилось в диапазоне
(V,,+V,p) - V,,. 4 ,84В,
де V
, р
лор
пороговые напр жени  транзисторов , раздел ющие экспоненциальные и полиномиальные участки БАХ; ширина запрещенной зоны в полупроводнике, из которого изготовлены все
(cf
ДОР
4,21 В
транзисторы дл  Si).
В предлагаемом устройстве реализована функци  расщеплени  выходных напр жений, которые могут обеспечиватьс  токами открытых транзисторов или нет. Например, к выходам 9 и 10 можно подключать базы транзисторов первого типа проводимости, а к выходам 18 и 19 можно подключать базы транзисторов с вторым типом проводимости .
RS-триггер предназначен дл  изготовлени  по планарной или тонкопленочной технологи м. Топологи  изготовлени  транзисторов - гребенчата  Геометрические размеры транзисторов 16, 17, 11 и 12 могут быть равны друг другу или отличатьс  в зависимости от концентрации легирующих примесей в полупроводнике областей баз, а геометрические размеры транзисторов 1,2,3,4,14 и 15 могут быть в
10
15
0
.
30
35
40
45
50
5-10 раз меньше размеров указанных транзисторов.
Предлагаемое устройство наиболее перспективно дл  применени  в сверхбольших цифровых БИС с минимальными геометрическими размерами вентилей, где особенно важно уменьшить величину энергии потреблени .

Claims (1)

  1. Формула изобретени 
    RS-триггер, содержащий шесть транзисторов первого типа проводимости, базы первого и второго транзисторов соединены соответственно с первым и вторым входами, эмиттеры - соответственно с базами третьего и четвертого транзисторов, эмиттеры которых соединены с общей шиной, а коллекторы подключени  соответственно к базам п того и шестого транзисторов, коллекторы которых соединены соответственно с первым и вторым выходами и подключены соответственно к коллекторам седьмого и восьмого транзисторов второго типа проводимости, эмиттеры которых соединены с шиной питани , коллекторы первого и второго транзисторов соединены соответственно с базами дев того и дес того транзисторов второго типа проводимости , отличающийс  тем, что, с целью уменьшени  потребл емой мощности, введены одиннадцатый и двенадцатый транзисторы первого типа проводимости, эмиттеры которых соединены с общей шиной, базы подключены соответственно к эмиттерам п того и шестого транзисторов, коллекторы соединены соответственно с первым и вторым дополнительными выходами и подключены соответственно к коллекторам дев того и дес того транзисторов , эмиттеры которых соединены соответственно с базами седьмого и восьмого транзисторов, а базы подключены соответственно к коллекторам шестого и п того транзисторов, базы которых соединены соответственно с коллекторами одиннадцатого и двенадцатого транзисторов.
    римечание.- состо ни , обеспеченные токами (остальные потенциальные); X - произвольное состо ние .
SU864104758A 1986-08-11 1986-08-11 RS-триггер SU1370732A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864104758A SU1370732A1 (ru) 1986-08-11 1986-08-11 RS-триггер

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864104758A SU1370732A1 (ru) 1986-08-11 1986-08-11 RS-триггер

Publications (1)

Publication Number Publication Date
SU1370732A1 true SU1370732A1 (ru) 1988-01-30

Family

ID=21251735

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864104758A SU1370732A1 (ru) 1986-08-11 1986-08-11 RS-триггер

Country Status (1)

Country Link
SU (1) SU1370732A1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5604456A (en) * 1995-01-17 1997-02-18 Kabushiki Kaisha Toshiba Differential RS latch circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Будинский Я. Транзисторные переключающие схемы. М.: Св зь, 1965, с.314, рис.226. Авторское свидетельство СССР № 1187244, кл. Н 03 К 3/286, 1984. *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5604456A (en) * 1995-01-17 1997-02-18 Kabushiki Kaisha Toshiba Differential RS latch circuit

Similar Documents

Publication Publication Date Title
US3879619A (en) Mosbip switching circuit
GB2195506A (en) Cascode bimos driving circuit
KR840002176A (ko) 반도체 집적회로 장치
SE7907853L (sv) Omkopplingskrets
JPS5384578A (en) Semiconductor integrated circuit
SU1370732A1 (ru) RS-триггер
EP0296193A1 (en) TTL COMPATIBLE CMOS INPUT CIRCUIT.
JPH05335917A (ja) トランスファーゲート及びこれを用いたダイナミック型分周回路
KR940003083B1 (ko) 소오스가 결합된 fet로직형 논리회로
US5430398A (en) BiCMOS buffer circuit
SU1320896A1 (ru) Микромощный инвертор
EP0432472A2 (en) Signal output circuit having bipolar transistor in output stage and arranged in CMOS semiconductor integrated circuit
SU940308A1 (ru) Логический вентиль
US4617478A (en) Emitter coupled logic having enhanced speed characteristic for turn-on and turn-off
SU1633486A1 (ru) Полевой транзисторный ключ
SU1058061A1 (ru) Логический элемент
SU1413720A1 (ru) Логический элемент
SU1541767A1 (ru) Транзисторный ключ
SU1324103A1 (ru) ТТЛ-вентиль
SU1287278A1 (ru) Переключающее устройство с переменной структурой
JPS55145363A (en) Semiconductor device
SU1182661A1 (ru) Полупроводниковый ключ
SU1149398A1 (ru) Транзисторный ключ
SU1410006A1 (ru) Источник тока
JPS59167119A (ja) 低損失高速トランジスタ