SU1132364A1 - Усилитель считывани - Google Patents

Abstract

УСИЛИТЕЛЬ СЧИТЫВАНИЯ, содержащий первый и второй транзисторы , коллекторы которых подключены к шине питани , эмиттер первого транзистора подключен к аноду первого диода, третий и четвертый транзисторы, эмиттеры которых подключены к общей шине, база третьего транзистора подключена к средней точке первого резистивного делител , I один  э выводов которого подключен |к общей шиНе, коллектор четвертого транзистора подключен к выходной шине , а его база через резистор соединена с общей шиной, отличающийс  тем, что с целью повышени  быстродействи  при включении и увеличени  нагрузочной способности в состо нии логического нул  на выходе , в него введены с п того по ВОСЬМОЙ транзисторы, тиристор и диоды, причем эмиттер п того транзистора подключен к другому выводу первого резистивного делител , коллектор подключен к катоду первого диода и резистору, второй вывод которого подключен к базе п того транзистора и к аноду второго диода, катод которого подключен к коллектору третьего транзистора, анод тиристора подключен к эмиттеру второго транзистора и к резистору, второй вывод которого подключен к управл ющему электроду тиристора и -к аноду третьего диода, катод которого подключен к кол хектору третьего транзистора , управл ющий электрод тиристора соединен через цепь из последовательно включенных диодов с выi ходной шиной, катод тиристора соединен с общей шиной через второй резистивный делитель, средн   точW ка которого подключена к базе шестого транзистора, эмиттер которого соединен с общей шиной, а коллектор - с управл ющ11М электродом тиристора и базой седьмого тразистора, эмиттер которого соединен через генератор тока с общей шиной и подключен к базе восьмого : го : транзистора, эмиттер которого подключен к базе четвертого транзистора , коллекторы седьмого и восьмого транзисторов подключены к шине питани , базы первого и второготранзисторов подключены к входным шинам .

Description

Изобретение относитс  к импульсной технике, в частности к микроэлектронике , и может быть использовано в качестве усилител  считывани  дл  запоминающих устройств. Известен усилитель, в котором применены два охваченных обратными св з ми двухкаскадных выпр мител , св зь входов которых осуществл етс  через резисторы ij . Однако известный усилитель характеризуетс  высоким потреблением мощности и снижением скорости за счет уменьшени  коэффициента передачи . Наиболее близким техническим решением к изобретению  вл етс  ТЛЭС-ТТЛ преобразователь, содержащий первый и второй транзисторы, базы которых подключены к входам устройст ва, коллекторы соединены с шиной питанин через соответствующие резисторы , а эмиттеры объединены и соединены через резистор с общей шиной, и две аналогичные цепи,состо щие каж-Л да  из.транзистора,подключенного баЗОЙ к коллектору,соответственно первого или второго упом нутых транзисторов , эмиттеры транзисторов аналогич ных цепей св заны с общей шиной чере цепи из последовательно включенных диодов и резистивного делител , к средней точке которого подключена база транзистора, эмиттером подключенного к общей шине, а коллектором к выходу дл  первой цепи и к базе выходного транзистора дл  второй цепи 2 . Недостатком известного устройства  вл етс  то, что в цепи базы выходного транзистора включен резистор, ог;раничивающий быстродействие при включении и нагрузочную способность в состо нии логического нул  на выходе . Цель изобретени  - повышение быст родействи  при включении и повышение нагрузочной способности в состо нии логического нул  на выходе. Указанна  цель достигаетс  тем, что в усилитель считывани , содержащий первый и второй транзисторы, кол лекторы котр1 ыХ подключены к шине питани , эмиттер первого транзистора подключен к аноду первого диода, третий и четвертый транзисторы, эмит теры которых подключены к обЩей шине база третьего транзистора подключена к средней точке первого резистивного делител ,один из выводов которого подключен к общей шине, коллектор че,твертого транзистора подключен к выходной шине, а его база через резистор соединена с общей шиной, введены с п того по восьмой транзисторы , тиристор и диоды, причем эмиттер п того транзистора подключен к другому выводу первого резис.тивного делител , коллектор подключен к катоду первого диода и к резистору, второй вывод которого подключен к базе п того транзистора и к аноду второго диода, катод которого подключен к коллектору третьего транзистора, анод тиристора подключен к эмиттеру второго транзистора и к резистору, второй вывод которого подключен к управл ющему электроду тиристора и к аноду третьего диода, катод которого подключен к коллектору третьего транзистора, управл ющий электрод тиристора соединен через цепь из последовательно включенных диодов .с выходной шиной, катод тиристора соединен с общей шиной через второй резистивный делитель, средн   точка которого подключена к базе шестого транзистора, эмиттер которого соединен с общей шиной, а коллектор - с управл ющим электродом тиристора и базой седьмого транзистора,эмиттер которого соединен через генератор тока с общей шиной и подключен к базе восьмого транзистора,эмиттер которого подключен к базе четвертого транзистора , коллекторы седьмого и восьмого транзисторов подключены к шине питани , базы первого и второго транзисторов подключены к входным шинам. На чертеже изображен усилитель считыв ани . Усилитель содержит транзистор 1, база которого подключена к входу 2, коллектор - к шине питани , аэмиттер - к аноду диода 3, катод которого подключен к коллектору транзистора 4 и к одному вывойу резистора 5. . Второй вывод резистора 5 подключен к базе транзистора 4 и к аноду диода 6. Эмиттер транзистора 4 через . резистивный делитель из резисторов 7 и 8 соединен с общей шиной. К средней точке делител  подключена база транзистора 9, эмиттер которого подключен к общей шине, а коллекторк катоду диода 6. Кроме того, в схеме имеетс  транзистор 10, коллектор которого подключен к шине питани , база - к-входу 11, а эмиттер - к-аноду тиристора 12 и резистору 13. Второй вывод резистора 13 подключен к управл ющему электроду тиристора 12 и анодам диодов 14 и 15. Катод диода подключен к коллектору транзистора 9. Катод тиристора 12 соединен с общей шиной через резистивный делитель из резисторов Г6 и 17. К средней точке делител  подключена база транзистора 18, эмиттер которого подключен к общей шине, а коллектор - к управл ющему электроду тиристора 12 и к базе транзистора 19, коллектор которого подключен к

шине питани , а эмиттер - к базе транзистора 20 и соединен через источник тока 21 с общей шиной.Коллектор транзистора 20 подключен к шине питани , а эмиттер соединен с общей шиной через резистор 22 и подключей к базе транзистора 23. Эмитте транзистора 23 подключен к общей шине, а коллектор - к выходу 24 и к катоду диода 25. Анод диода 25 подключен к катоду диода 26, анод которого подключен к катоду диода 15.

Устройство работает следующим образом .

Если на вход 2 подан низкий уровень напр жени , не превышающий величину 4 Ug , где бэ пр мое падение напр жени  на диоде, а на вход 11 подан высокий уровень напр жени , по величине близкий к напр жению питани , то транзистор 9 закрыт, так как входного напр жени  недостаточно дл  отпирани  транзисторов 1, 4 и 9 и диода 3.

Высокое напр жение на входе 11 приведет к отпиранию тиристора 12 через транзистор 10 и резистор 13. Катодный ток тиристора 12 протекает через цепь из последовательно включенных резисторов 16 и 17 и включает транзистор 18, который осуществл ет отрицательную обратную св зь по току

Таким образом, на управл ющем элетроде тиристора 12 устанавливаетс 

напр жение ц .ц .(o.lL. , которое пЧуэ Ug i J,

бором величины резисторов 16 и 17 устанавливаетс  несколько большим величины 3(|g. Это напр жение привоводит к ускоренному включению транзисторов 19, 20 и 23, а следовательн к повышению быстродействи  при включении .

При включении транзистора 23 напр жение на его коллекторе снижаетс , и когда оно снизитс  на величину, равную отношению к управл ющему электроду тиристора 12 включают диоды 15, 26 и 25, осуществл   глубокую отрицательную обратную св зь по току,охватыва1ацую весь тракт ускоренного включени  выходного транзисiTOpa 23.

На выходе 24 будет сформировано низкое напр жение логического нул .

В случае роста нагрузочного тока в состо нии логического нул  на выходе 24 напр жение возрастет. Это привдет к повышению напр жени  на управл ющем электроде тиристора 12 и к увеличению базовых токов соответственно транзисторов 19, 20 и 23. Рост базового тока транзистора 23 приведе к увеличению его коллекторного тока и к снижению напр жени  на его коллекторе до прежней величины. Таким образом, нагрузочна  способность устройства в состо нии логического нул  на выходе существенно увеличиваетс , так как рост коллекторного тока транзистора 23 автоматически приводит к росту его базового тока.

При подаче на входы 2 и 11 обратных напр жений, т.е. на вход 2 высокого напр жени , а на вход 11 - низкого , транзисторы 1, 4 и 9 открываютс  через цепь из диода 3 и резисторов 5, 7 и 8. На коллекторе транзистора 9 сформировано напр жение, , Ьавное

Л).

Это напр жение выбираетс  примерно равным ,1,5 Ug, . Через диод 14 на управл ющий электрод тиристора 12 подаетс  напр жение, примерно равное 2,5 Ugj . Отсутствие анодного питани  и одновременное понижение напр жени  на управл ющем электроде приводит к быстрому включению тиристора 12 и к прекращению базового тока транзис тора 19, который таким образом выключаетс , прекраща  протекание базового тока транзистора 20.

Наличие источника тока 21 способствует более быстрому выключению транзистора 20 и прекращению базового тока транзистора 23. Наличие шунтирующего резистора 22 приводит к быстрому выключению транзистора 23.

Усилитель считывани  применен в микросхеме пам ти, что позволило повысить быстродействие при включении до 30 НС и обеспечить нагрузочную способность в состо нии логического нул  на выходе не менее 8 мА ,в рабочем диапазоне температур.

Claims (1)

1. • УСИЛИТЕЛЬ СЧИТЫВАНИЯ, содержащий первый и второй транзисторы, коллекторы которых подключены к шине питания, эмиттер первого· транзистора подключен к аноду первого диода, третий и четвертый транзисторы, эмиттеры которых подключены к общей шине, база третьего транзистора подключена к средней точке первого резистивного делителя, jодин из выводов которого подключен ;к общей шине/ коллектор четвертого транзистора подключен к выходной шине, а его база через резистор соединена с общей шиной, отличающийся тем, что с целью повышения быстродействия при включении и увеличения нагрузочной способности в состоянии логического нуля на выходе, в него введены с пятого по восьмой транзисторы, тиристор и диоды, причем эмиттер пятого транзистора подключен к другому выводу первого резистивного делителя, коллектор подключен к катоду первого диода и резистору, второй вывод которого подключен к базе пятого транзистора и к аноду второго диода, катод которого подключен к коллектору третьего транзистора, анод тиристора подключен к эмиттеру второго транзистора и к резистору, второй вывод которого подключен к управляющему электроду тиристора и -к аноду третьего диода, катод которого подключен к коллектору третьего транзистора, управляющий электрод тиристора соединен через цепь из последовательно включенных диодов с выходной шиной, катод тиристора соединен с общей шиной через' второй резистивный делитель, средняя точка которого подключена к базе шестого транзистора, эмиттер которого соединен с общей шиной, а коллектор - с управляющим электродом тиристора и базой седьмого тразистора, эмиттер которого соединен через генератор тока с общей шиной и подключен к базе восьмого транзистора, эмиттер которого подключен к базе четвертого транзистора, коллекторы седьмого и восьмого транзисторов подключены к шине питания, базы первого и второго‘транзисторов подключены к входным ши•нам.