SU1562962A1 - Д-триггер - Google Patents
Д-триггер Download PDFInfo
- Publication number
- SU1562962A1 SU1562962A1 SU884410186A SU4410186A SU1562962A1 SU 1562962 A1 SU1562962 A1 SU 1562962A1 SU 884410186 A SU884410186 A SU 884410186A SU 4410186 A SU4410186 A SU 4410186A SU 1562962 A1 SU1562962 A1 SU 1562962A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- emitter
- transistor
- flip
- resistor
- flop
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Abstract
Изобретение относитс к импульсной технике и может быть использовано в составе БИС-систем сбора и обработки информации в качестве функционального элемента последовательностных устройств. Целью изобретени вл етс повышение помехоустойчивости D-триггера. D-триггер содержит два двухэмиттерных и два N - P - N-транзистора, п ть резисторов. Введение двух резисторов и новых св зей позвол ет повысить помехоустойчивость D-триггера путем обеспечени стандартных уровней напр жени на входах и выходах. 1 ил.
Description
Изобретение относитс к импульсной , технике и может быть использовано в составе БИС-систем сбора и обработки информации в качестве функционального элемента последовательностных устройств.
Цель изобретени - повышение помехоустойчивости триггера,
На чертеже приведена принципиальна , электрическа схема D-триггера ТТЛ-типа,
D-триггер содержит шину 1 питани ., котора через второй резистор 2 соединена с базой первого многоэмиттерного транзистора 3, первый эмиттер которого соединен с тактовой шиной 4 и с первым эмиттером второго многоэмиттерного транзистора 5, D-вход 6 соединен с базой третьего транзистора 7, коллектор которого соединен с шиной I питани , а эмиттер через четвертый резистор 8 с базой транзистора 7,
коллектор которого соединен с базой первого транзистора 9, эмиттер которого соединен с шиной нулевого потен- циала, а коллектор - с первым выводом первого резистора 10 и вторым эмиттером транзистора 5, база которого через третий резистор 11 соединена с шиной питани 1, а коллектор - с базой второго транзистора j2, эмитхер которого соединен с нулевого потенциала, второй змиттер транзистора 3 соединен с коллектором транзистора 12 и первым выводом п того резистора 13, второй вывод которого соединен с вторым выводом резистора 10 и шиной 1 питани , инверсный и пр мой выходы 14 и 15 устройства собтветст- венно соединены с коллекторами транзисторов 9 и 12, .
D-триггер работает следующим образом .
31
Если на шине 4 логическа единица, то D-триггер находитс в режиме хранени , причем изменение уровн сигнала
D-входе 6 будет измен ть лишь вход
6 и не вли ет иа
на
ной ток транзистора
состо ние- триггера,
С приходом тактового импульса базовые токи транзисторов 9 и 12 будут отбиратьс тактовой шиной 4, при этом транзисторы 9 и 12 будут закрыты по заднему фронту тактового импульса (переход из состо ни 0 в 1)| в базу . транзистора 12 будет втекать ток, рав ный 1г, а в базу транзистора 9 будет втекать ток Г.,. Если на входе 6 логический ноль, то в базу транзистора .9 будет втекать ток (так как транзистор 7 будет закрыт) . Быстрее от
кроетс транзистор 12 и через свой откры-20 го двухэмиттерного транзистора, пертый коллектор отберет ток с входа транзистора 9, В этом случае на пр мом выходе 15 триггера мы будем иметь сигнал низкого логического уровн . Если на входе 6 логическа единица (транзистор 7 открыт, через него протекает ток I3)i то в базу транзистора 9 будет втекать ток равный Ij+Ij I, поэтому по заднему фронту тактового импульса быстрее откроетс транзистор 9 и через свой коллектор отберет входной ток транзистора 12, который закрое-тс . Следовательно, на выходе 15 сформируетс сигнал высокого логического уровн . После установки триггера в одно из устойчивых состо ний, он переходит в режим хранени до прихода следующего тактового импульса.
25
30
35
вый вывод третьегд резистора соединен с шиной питани , отлич а ю - пг и и с тем, что, с целью повышени помехоустойчивости триггера, введены четвертый, п тый резисторы и третий n-p-n-транэистор, коллектор которого соединен с шиной питани , база - с D-входом D-триггера, а эмиттер через четвертый резистор соединен с базой первого двухэмиттерного транзистора, коллектор первого п р-п-транзистора соединен с вторым эмиттером второго двухэмиттерного транзистора, эмиттер второго п-р-п транзистора - с шиной нулевого потенциала, а коллектор -ч с пр мым выходом D-триггера, вторым эмиттером первого двухэмиттерного транзистора и через п тый резистор подключен к шине питани , второй вывод третьего резистора соединен с базой второго двухэмиттерного транзистора .
Таким образом, предлагаемое устрой- ство реализует функции D-триггера, имеющего повышенную помехоустойчивость
и стандартные уровни,,
выходные логические
Claims (1)
- Формула изобретениD-триггер, содержащий два двухэмит- терных и два n-p-n-транзистора, три резистора, причем первые эмиттерыдвухэмиттерных транзисторов соединены с тактовой шиной, а их коллекторы соответственно соединены с базами первого и второго п-р-п-транзисторов, эмиттер первого n-p-n-транэистора соединен с. шиной нулевого потенциала, а коллектор подключен к инверсному выходу и через первый резистор соединен с шиной питани , котора через второй резистор соединена с базой перво505вый вывод третьегд резистора соединен с шиной питани , отлич а ю - пг и и с тем, что, с целью повышени помехоустойчивости триггера, введены четвертый, п тый резисторы и третий n-p-n-транэистор, коллектор которого соединен с шиной питани , база - с D-входом D-триггера, а эмиттер через четвертый резистор соединен с базой первого двухэмиттерного транзистора, коллектор первого п р-п-транзистора соединен с вторым эмиттером второго двухэмиттерного транзистора, эмиттер второго п-р-п транзистора - с шиной нулевого потенциала, а коллектор -ч с пр мым выходом D-триггера, вторым эмиттером первого двухэмиттерного транзистора и через п тый резистор подключен к шине питани , второй вывод третьего резистора соединен с базой второго двухэмиттерного транзистора .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884410186A SU1562962A1 (ru) | 1988-04-13 | 1988-04-13 | Д-триггер |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884410186A SU1562962A1 (ru) | 1988-04-13 | 1988-04-13 | Д-триггер |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1562962A1 true SU1562962A1 (ru) | 1990-05-07 |
Family
ID=21368705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884410186A SU1562962A1 (ru) | 1988-04-13 | 1988-04-13 | Д-триггер |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1562962A1 (ru) |
-
1988
- 1988-04-13 SU SU884410186A patent/SU1562962A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1262693, кл. Н 03 К 19/091, 1983. Алексенко А,Г,, Шагурин И.И, Микросхемотехника. -М,: Радио и св зь, 1982, с. 178, рис. 4.17д. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3553988B2 (ja) | 同期ディジタル論理回路 | |
US3646361A (en) | High-speed sample and hold signal level comparator | |
US3656117A (en) | Ternary read-only memory | |
GB1063003A (en) | Improvements in bistable device | |
SU1562962A1 (ru) | Д-триггер | |
US3424928A (en) | Clocked r-s flip-flop | |
US2995666A (en) | Exclusive or logical circuit | |
JPS6161525A (ja) | 非反転高速ローレベルゲート‐シヨツトキトランジスタ‐トランジスタロジツク変換器回路 | |
US3324307A (en) | Flip-flop circuit | |
SU1011025A1 (ru) | Преобразователь уровн сигналов | |
SU1138941A1 (ru) | Логический элемент | |
SU1547028A1 (ru) | DV-триггер | |
SU1637003A1 (ru) | Формирователь импульсов | |
SU970651A1 (ru) | Триггер | |
US3270215A (en) | Timing circuit | |
SU1550581A1 (ru) | Устройство дл формировани разр дных токов записи | |
SU371579A1 (ru) | ВСЕСОЮЗНАЯ ;П Л Т-" ?|'^'>&-'5 '• '.' -^ir-^^'r- If':*.'''ПАТи]<Й1»-::.Д;.,гс И.^':,! БИБЛ;-'Ю^ i;,.A '•,vjii-c:^is-Xv......-i.v.;:; ..,-u | |
SU1272498A1 (ru) | Разностный элемент | |
SU1277382A1 (ru) | ТТЛ-элемент | |
SU1275758A1 (ru) | Логический элемент | |
SU1552357A1 (ru) | Ждущий мультивибратор | |
SU1378049A1 (ru) | Мажоритарный элемент | |
SU1492449A1 (ru) | Компаратор фаз | |
SU1320896A1 (ru) | Микромощный инвертор | |
SU1091317A2 (ru) | Триггер |