SU1272498A1 - Разностный элемент - Google Patents
Разностный элемент Download PDFInfo
- Publication number
- SU1272498A1 SU1272498A1 SU853902627A SU3902627A SU1272498A1 SU 1272498 A1 SU1272498 A1 SU 1272498A1 SU 853902627 A SU853902627 A SU 853902627A SU 3902627 A SU3902627 A SU 3902627A SU 1272498 A1 SU1272498 A1 SU 1272498A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- resistor
- transistor
- output
- transistors
- terminal
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Abstract
Изобретение относитс к цифровой вычислительной технике и может быть использовано в качестве стандартного элемента БИС типа ТТЛ, в частности заказных БИС, или в качестве отдельной НС, формирующей короткий выходной импульс по фронту спада входногсг сигнала. Расширение функциональных возможностей и снижение уровн . выходного напр жени низкого уровн обеспечиваетс введением в схему двух р-п-р-транзисторов; одного резистора и организацией новых св зей. Введенные элементы и новые св зи позвол ют вдвое снизить выходное напр жение низкого уровн и организовать два дополнительных § режима работы устройства. Устройство содержит транзистор 1 п-р-п-типа, О) транзисторы 2 и 3 р-п-р-типа, резисторы 4-8, диоды 9-11, выход 12, дополнительный элемент 13, шину 14 питани , входы 15-17. I ил.
Description
Изобретение относится к импульсной технике и может быть использовано в качестве одного из элементов БИС ТТЛ-типа, формирующей короткий выходной импульс по фронту спада 4 5 входного сигнала.
Целью изобретения является расширение функциональных возможностей и снижение выходного напряжения низкого уровня разностного элемента. 10
На чертеже приведена принципиальная схема разностного элемента.
Устройство содержит η-p—п-транзистор 1, первый и второй р-п-р- р транзисторы, 2 и 3, резисторы 4-8, 15 диоды 9-11, причем коллектор и эмиттер транзистора 1 подключены к выходу 12 и дополнительному выходу 13 элемента, а база соединена с колт лектором транзистора 3 через тре- 20 тий резистор бис общей шиной через пятый резистор 8, база транзистора 3 соединена с коллектором транзистора 2, база которого через первый резистор 4 соединена с шиной (14 питания и эмиттерами транзисторов \2 и 3, база транзистора 2 через второй резистор 5 соединена с анодами диодов 9-11, катоды которых подключены к входам 15-17 элемента, аноды диодов 9-11 через четвертый резистор 7 соединены с базой транзисто-, ра 3.
Устройство работает следующим образом.
При поступлении на все входы 15- 17 сигналов высокого уровня транзисторы 2 и 3 закрыты, поэтому закрыт и транзистор 1. Если эмиттер транзистора 1 соединен с общей шиной, то выходом 12 устройства является коллектор и на нем (через внешнюю наг грузку) сформирован высокий уровень напряжения. Если коллектор транзистора 1 соединен с шиной 14 питания, то дополнительным выходом 13 устройства является эмиттер и на последнем - выходное напряжение низкого уровня.
При поступлении на один из входов 15 - 17 сигнала низкого уровня открывается сначала транзистор 3, а потом - транзистор 2.
Указанная последовательность отпиЗадержка отпирания транзистора 2 после отпирания транзистора 3 обусловлена также большим номиналом резистора 5 по сравнению с резистором
7. В результате отпирания транзистора 2 и перехода его в насыщение запирается трайзистор 2. Таким образом, через транзистор 3 протекает кратковременный импульс тока в базу транзистора 1 через резистор 6. В зависимости от режима включения транзистора 1 (эмиттер соединен с общей шиной, а коллектор — с выходом, или коллектор соединен ·. с шиной питания, а эмиттер - с выходом) формируется выходной импульс низкого или высокого уровня.
Коллектор и эмиттер транзистора 1 могут также соединяться с входами расширения по ИЛИ с имеющими такие , входа микросхемами.
Claims (1)
- 25 Формула изобретенияРазностный элемент, содержащий п-р-п-транзистор, диоды и четыре резистора, первый вывод первого ре30 зистора подключен к шине питания, второй вывод соединен с первым выводом второго резистора, первый вывод третьего резистора соединен с базой п-р-п-транзистора, коллектор ад которого подключен к выходу элемента, отличающийся тем, что, с целью расширения функ- 1 циональных возможностей и снижения выходного напряжения низкого уровад ня, введены два р-п-р-транэистора и пятый резистор, причем эмиттеры первого и второго р-п-р-транзисторов соединены с шиной'питания, база первого р-п-р-транзистора соединена с 45 первым выводом второго резистора, второй вывод которого соединен с анодами диодов и через четвертый резистор подключен к коллектору первого и базе второго р-п-р-транзисто50 ра, коллектор которого соединен с .вторым выводом третьего резистора, . база η-ρ-η-транзистора через пятый резистор соединена с общей шиной, катоды диодов подключены к входам рання транзисторов задается разньми уровнями входного напряжения отпирания (U2 и U3) этих транзисторов. элемента, а эмиттер п-р-п-транзисто— ра соединен с дополнительным выходом элемента.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853902627A SU1272498A1 (ru) | 1985-05-31 | 1985-05-31 | Разностный элемент |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853902627A SU1272498A1 (ru) | 1985-05-31 | 1985-05-31 | Разностный элемент |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1272498A1 true SU1272498A1 (ru) | 1986-11-23 |
Family
ID=21179773
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853902627A SU1272498A1 (ru) | 1985-05-31 | 1985-05-31 | Разностный элемент |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1272498A1 (ru) |
-
1985
- 1985-05-31 SU SU853902627A patent/SU1272498A1/ru active
Non-Patent Citations (1)
Title |
---|
Апексеенко А.Г., Шагурии И.И. Микросхемотехника. М.: Радио и св зь 1982, с. 195, рис. 4.30 а. Шагурин И.И. Транзисторио-транзисторные логические схемы. М.: Советское радио, 1974, с. 137, , рис. 4.13 а. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0168231A2 (en) | A combination circuit | |
US5148061A (en) | ECL to CMOS translation and latch logic circuit | |
JPH03149920A (ja) | 電圧変換器 | |
EP0239762A2 (en) | Buffer circuit | |
US4283639A (en) | Device for producing two clock pulse trains from a periodic signal of any waveform | |
EP0361841B1 (en) | Bicmos logic circuit | |
KR900000487B1 (ko) | 논리 게이트 회로 | |
US3912950A (en) | Bistable multivibrator circuit | |
US4948990A (en) | BiCMOS inverter circuit | |
SU1272498A1 (ru) | Разностный элемент | |
US4517475A (en) | Master-slave flip-flop arrangement with slave section having a faster output transistion and a greater resistance to output degradation | |
EP0119929A2 (en) | TTL output stage | |
JPH0736507B2 (ja) | 半導体論理回路 | |
US4270062A (en) | "D" Flip-flop | |
US4749885A (en) | Nonsaturating bipolar logic gate having a low number of components and low power dissipation | |
EP0432472A2 (en) | Signal output circuit having bipolar transistor in output stage and arranged in CMOS semiconductor integrated circuit | |
EP0168230B1 (en) | Unitary multiplexer decoder circuit | |
US4485318A (en) | Interface circuit for an integrated injection logic circuit | |
EP0430653B1 (en) | Diode load ECL circuit | |
SU1320896A1 (ru) | Микромощный инвертор | |
SU1277381A1 (ru) | Многофункциональный элемент цифровой структуры | |
SU1674360A1 (ru) | ТТЛ-вентиль | |
SU1667225A1 (ru) | Триггер Шмитта | |
SU980289A1 (ru) | Буферный логический элемент и @ л типа | |
SU1011025A1 (ru) | Преобразователь уровн сигналов |