SU1277382A1 - ТТЛ-элемент - Google Patents

Abstract

Изобретение относитс  к импульсной технике и может быть использовано в ТТЛ-интегральных микросхемах. Цель изобретени  - повышение помехоустойчивости и быстродействи  устройства. Дл  достижени  поставленной цели- в устройстве введен дополнительньй транзистор 16, коллектор которогосоединен с шиной 6 питани , база подключена к точке соединени  первого и второго резисторов 4,5, а эмиттер к второму выводу п того резистора 15, Кроме того, устройство содержит транзисторы 1,7,13,14,20, резисторы 8, 10,18,19, входы 2,3, выход 12, диод 11. Техническими преимуществами предложенного устройства  вл ютс  получение уровн  помехоустойчивости, соответствующего типовым значени м ТТЛэлементов , и более высокое быстродейс ствие по времени задержки выключени  схемы. 1 ил. (Л Ь9 СО 00 ю

Description

1 Изобретение относитс  к импульсной технике, и в частности, может быть использовано в ТТЛ-интегральных микросхемах. Цель изобретени  - повышение поме хоустойчивости и быстродействи  ТТЛэлемента . На чертеже приведена принципиальна  электрическа  схема ТТЛ-элемента ТТЛ-элемент содержит входной многоэмиттерный транзистор 1, эмиттеры которого соединены с входами 2 и 3, база через первый и второй последовательно включенные резисторы 4 и 5 подключена к шине 6 питани , а коллектор подключен к базе фазоинвертирующего тра.нзистора 7, коллектор которого через третий резистор 8 соеди нен с шиной 6 питани  и подключен к базе первого выходного транзистора 9, коллектор которого через четвертый резистор 10 соединен с шиной 6 питани , а. эмиттер через диод 11 под ключен к выходу 12 и коллектору второго выходного транзистора 13, эмиттер которого соединен с общей цгиной, а база подключена к эмиттеру транзис тора 7 и коллектору токоответвхшющег транзистора 14, эмиттер которого сое динен с коллектором транзистора 1, а база через п тый резистор 15 - с эмиттером дополнительного транзистор 16, коллектор которого соединен с ши ной 6 питани , а база подключена к точке соединени  резисторов 4 и 5, база транзистора 13 через рассасываю щую цепь 17 на двух резисторах 18 и 19 и рассасывающем транзисторе 20 соединена с общей шиной. ТТЛ-элемент работает следуюцщм об разом. При наличии на обоих входах 2 и 3 высокого уровн  напр жени  логической 1 многоэмиттерньй транзист 1 работает в активном инверсном режи- 45

ме, при котором ток, протекаю1ции от шины 6 питани  через резисторы 4 и 5 и открытый коллекторный переход многоэмиттерного транзистора 1, втекает в базу транзистора 7, обеспечива  его насыщенное состо ние. Часть этого тока ответвл етс  в базу транзистора 16, эмиттерный ток которого, ограниченньй резистором 15, через открытый коллекторный переход транзистора 14 вместе с эмиттерным током транзистора 7 втекает в базовую цепь транзистора 13. При этом последний

му к входам 2

и 3 через нacьш eнный транзистор 1.

Форм.ула изобрет.ени 

ТТЛ-элемент, содержащий входной многоэмиттерный транзистор, эмиттеры которого соединены с входами, база через первый и второй последовательно включенные резисторы соединена с ши-. ной питани , а коллектор подключен к базе фазоинвертирующего транзистора, коллектор которого через третий ре- 82 находитс  в режиме насыщени , транзистор 9 благодар  наличию низкого потенциала на коллекторе насыщенного транзистора 7. выключен, и на выходе 12 ТТЛ-элемента поддерживаетс  низкий уровень напр жени  логического О. Номиналы резисторов 4 и 5 подобраны таким образом, что с учетом пр мого падени  напр жени  на базоэмиттерном переходе дополнительного транзистора 16 схема инвертора имеет типовую дл  ТТЛ-схем передаточную характеристику , что обеспечивает соответствующую помехозащищенность. При подаче хот  бы на один из входов 2 или 3 низкого уровн  напр жени  логического О соответствующий эмиттерный переход многоэмиттерного транзистора 1 открываетс , потендиал его базы понижаетс  и транзистор 1 из активного инверсного режима переходит в режим насьш ени . При этом в св зи с понижением потенциала базы транзистора 1 дополнительный транзистор 16 выключаетс , а токоответвл ющий транзистор 14, в базе которого в исходном режиме накоплен значительный зар д неосновных носителей, из активного инверсного режима переходит в режим насыщени . Таким образом, в момент подачи на одну из входных шин схемы низкого уровн  напр жени  логического О ней и базой HacbmjeHHoro транзистора 13 параллельно с активной рассасьшающей цепью 17 неосновных носителей, состо щей из резисторов 18 и 19 и транзистора 20, образуетс  дополнительна  низкоомна  токоотвод ща  цепь из последовательно включенных транзисторов 1 и 14, что значительно ускор ет выключение транзистора 13 и устройства в целом. Насыщенный транзистор 7, как в известной схеме быстро выключаетс  благодар  значительному току, вытекающе312773824

зистор соединен с шиной питани  игоэмиттерного транзистора, а коллекподключен к базе первого выходноготор подключен к эмиттеру фазоинвертитранзистора , коллектор которого черезрующего транзистора и базе второго

четвертый резистор соединен с пшнойвыходного транзистора, о т л и ч апитани , а эмиттер через диод подклю- 5ю щ и и с   тем, что, с целью повычен к выходу и коллектору второго вы-шени  помехоустойчивости и быстродейходного транзистора, эмиттер которогостви , в него введен дополнительный

соединен с общей шиной и через рас-транзистор, коллектор которого соедисасывающую цепь с его базой, база то-нен с шиной питани , база подключена

коответвл ющего транзистора соединена 10к точке соединени  первого и второго

с первым выводом п того резистора,резисторов, а эмиттер - к второму

эмиттер - с коллектором входного мно-вьгооду п того резистора.

Claims (1)

1. Форм.у ла иэобрет.ения

   ТТЛ-элемент, содержащий входной многоэмиттерный транзистор, эмиттеры которого соединены с входами, база через первый и второй последовательно включенные резисторы соединена с ши-. ной питания, а коллектор подключен к базе фазоинвертирующего транзистора, коллектор которого через третий ре3 зистор соединен с шинои питания и подключен к базе первого выходного транзистора, коллектор которого через четвертый резистор соединен с шиной питания, а эмиттер через диод подключен к выходу и коллектору второго выходного транзистора, эмиттер которого соединен с общей шиной и через рассасывающую цепь с его базой, база токоответвляющего транзистора соединена 10 с первым выводом пятого резистора, эмиттер - с коллектором входного многоэмиттерного транзистора, а коллектор подключен к эмиттеру фазоинверти рующего транзистора и базе второго выходного транзистора, о т л и ч а5 ю щ и й с я тем, что, с целью повышения помехоустойчивости и быстродействия, в него введен дополнительный транзистор, коллектор которого соединен с шиной питания, база подключена к точке соединения первого и второго резисторов, а эмиттер - к второму выводу пятого резистора.