SU1550581A1 - Устройство дл формировани разр дных токов записи - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и автоматике. Целью изобретени   вл етс  повышение быстродействи  устройства. Устройство содержит два идентичных формировател  импульсов тока, каждый из которых содержит одинаковые входной каскад, промежуточный каскад, два выходных каскада. Использу  один источник питани , формирователи обеспечивают на нагрузке двухпол рный импульс тока, определ емый одним резистором. 1 ил.

Description

Изобретение относитс  к вычислительной технике и автоматике и может быть использовано в качестве устройств дл  формировани  двухпол р- ных разр дных токов записи оперативного запоминающего устройства.

Целью изобретени   вл етс  повышение быстродействи  устройства.

На чертеже представлена электрическа  схема устройства дл  формировани  разр дных токов записи.

Устройство содержит два идентичных формировател  1 и 2 импульсов тока. Каждый формирователь 1 и 2 содержит одинаковые входной каскад 3, промежуточный каскад 4, первый 5 и второй 6 выходные каскады. Входной каскад 3 содержит первый транзистор

7,второй многоэмиттерный транзистор

8,транзистор 9 в диодном включении, первый 10 и второй 11 резисторы, входную шину 12 управлени  устройства , шину 13 питани  и общую шину 14

устройства. Промежуточный каскад 4 содержит составной транзистор, выполненный на четвертом 15 и п том 16 транзисторах, многоэмиттерный шестой транзистор 17, ключевой седьмой транзистор 18, третий 19, четвертый 20, п тый 21, шестой 22, седьмой 23 и восьмой 24 резисторы.

Первый 5 и второй 6 выходные каскады содержат восьмой 25 и дев тый 26 транзисторы. Устройство также имеет первую выходную шину 27 управлени , вторую выходную шину 28, резистор 29 и выходную шину 30 уп- равлени .

i

Устройство работает следующим образом .

В исходном состо нии при отсутствии входных сигналов на шине 12 формирователей 1 и 2 открыт переход база-коллектор транзистора 8, величина базового тока транзистора 7 достаточ§

(Л

ел ел

ел

эо

на дл  того, чтобы он был открыт и насыщен, обеспечива  работу транзисторов 15 и 16 в режиме отсечки, поскольку величина напр кени  на базе транзистора 15, задаваемого напр жением на коллекторе транзистора 7, недостаточна дл  его отпирани . За счет работы транзисторов 15 и 16 в режиме отсечки токи, кроме обратных токов и токов утечки, через их эмиттеры не протекают и транзисторы 25 и 26 закрыты, так как отсутствуют их базовые токи0 В то же врем  открыты переходы база-коллектор транзистора 17 промежуточного каскада 4 и база- эмиттер транзистора 18, поддержива  низкий потенциал на базе транзистора 26. Таким образом, в исходном состо нии выходные транзисторы закрыты и мощность не рассеивают.

Входной сигнал отрицательной по- л рности поступает на шину 12 форми- рователей 1 и 2 в зависимости от того , какой пол рности необходимо сформировать ток. При подаче входного сигнала на шину 12 формировател  1 формирователь 2 остаетс  в исходном Состо нии и выходной сигнал на нагрузке формируетс  формирователем 1. При этом открываютс  переходы база- эмиттер транзисторов 8 и 17, а транзисторы 7 и 18 закрываютс , в базу транзистора 15 поступает ток, составной транзистор 15 и 16 открываетс  и через резисторы 21 к 22 в базу транзистора 26, а через резистор 23 в базу транзистора 25 протекают базовые токи.

Величины сопротивлений резисторов 22-24 выбраны таким образом, что за счет падени  напр жени  на них обеспечиваетс  смешение, необходимое дл  открывани  транзисторов 25 и 26. В результате через нагрузку протекает ток по цепи 13 питани ,, резистор 299 переход коллектор-эмиттер транзистора 26, шина 27, нагрузка8 шина 28, переход коллектор-эмиттер транзистора 25, шина 30. Величиной сопротивлени  резистора 29 выбираетс  ток записи и соответственно рассеиваема  мощность.

При прохождении тока записи через транзисторы 25 и 26 происходит накопление зар да в базах данных транзисторов . По окончании действи  входного сигнала открываютс  транзисторы 7 и 18, а транзисторы 15,16,25 и

26 закрываютс . Через открытый транзистор 18 происходит рассасывание накопленного зар да в базе транзис- тора 26. Рассасывание зар да в базе транзистора 25 происходит через резистор 24 с малой величиной сопротивлени  .

При подаче входного сигнала на

входную шину 12 формировател  2 формирователь 1 остаетс  в исходном состо нии , каскады формировател  2 работают аналогично соответствующим каскадам формировател  1, а выходной

5 сигнал формировател  2 определ етс  протеканием тока по цепи шина 13 питани , резистор 29, переход коллектор-эмиттер транзистора 26, шина 28, нагрузка, шина 27, переход коллектор0 эмиттер транзистора 25 формировател  2, шина 30. Использу  один источник питани , формирователи 1 и 2 обеспечивают на нагрузке двухпол рный импульс тока, определ емый одним ре5 зистором 29.

Claims (1)

1. Формула изобретени 

   Устройство дл  формировани  раз- 0 р дных токов записи, содержащее два формировател  импульсов тока, каждый из которых содержит входной промежуточный и два выходных каскада на транзисторах и резисторах, причем

   5

   эмиттер п того транзистора промежуточного каскада подключен через седьмой резистор к базе транзистора первого выходного каскада, котора  через восьмой резистор соединена с обQ щей шиной устройства, первый и второй резисторы входного каскада подключены к шине питани  устройства, коллекторы транзисторов вторых выходных каскадов через дев тый резис5 тор подключены к шине питани  устройства , эмиттеры восьмых транзисторов выходных каскадов первого и второго формирователей объединены, эмиттер дев того транзистора второго выход0 ного каскада первого формировател  и коллектор восьмого транзистора первого выходного каскада второго формировател  объединены и  вл ютс  первой выходной шиной управлени  устройства, эмиттер дев того транзистора второго каскада второго формировател  и коллектор восьмого транзистора первого каскада первого формировател  импульсов тока объединены

   и  вл ютс  второй выходной шиной управлени  устройства, отличающеес  тем, что, с целью повыше- шени  быстродействи  устройства, во входной каскад каждого из формирователей импульсов тока введены второй транзистор и диод, причем

   база первого транзистора входного каскада через переход коллектор- эмиттер второго транзистора  вл етс  входной шиной управлени  устройства, его эмиттер через диод подключен к общей шине устройства, база второго транзистора входного каскада соеди- нена с вторым выводом первого резистора входного каскада, а коллектор первого транзистора входного каскада соединен с вторым выводом второго резистора входного каскада и через третий резистор промежуточного каскада с базой составного транзистора, выполненного на четвертом и п том транзисторах, коллекторы которых соединены с шиной питани  устройства, а эмиттеры через п тый и шестой резисторы подключены к базе транзистора второго выходного каскада и к коллектору седьмого транзистора промежуточного каскада, эмиттер которого соединен с общей шиной устройства , а база через переход коллектор - эмиттер шестого транзистора промежуточного каскада и через четвертый резистор подключена к входной шине устройства, эмиттеры транзисторов первых выходных каскадов первого и второго формирователей импульсов тока объединены и  вл ютс  третьей шиной управлени  устройства.

   П

   /J

   У 4