Изобретение относитс к импульсной технике и может быть использовано в аналого-цифровых и цифроаналогозых преобразовател х. Известен компаратор напр жений,содержащий входной дифференциальный каскад , каскад преобразовани парафазного сигнала в однофазный и ключевой каскад с дополнительными элементами (транзис- тором и резистором в цепи его базы), дл ограничени степени нась дени клю чевого транзистора (ТЦ . В момент входа в насыщение ключевого транзистора при увеличении пр мо го смещени на его эмиттерном переходе открываетс дополнительный транзистор , преп тству дальнейщему увели чению тока базы ключевого транзистора и тем самым предотвраща его глубокое насыщение. Момент открывани дополнительного транзистора, а следовательно и степень насыщени открытого ключевого транзистора зависит от падени напр жени на дополнительном резисторе и соотношени площадей эмиттерных переходов дополнительного и ключевого .транзисторов, которые определ ют падение напр жений на упом нутых перехо- дах при заданных токах эмиттеров. В то врем , когда открыт ключевой транзистор , должно выполн тьс равенство падений напр жений на эмиттерном п реходе ключевого транзистора и последовательно включенных дополнительном резисторе и эмиттерном переходе дополнительного транзистора. . Таким образом, при изменении падени напр жени на дополнительном резисторе , что может происходить при изменении таких параметров, например напр жени питани , температуры и т.д. происходит изменение степени насыщени ключевого транзистора и, следовательно, быстродействи . Дл обеспечени нормального функционировани во всем рабочем диапазоне температур и питающих напр жений приходитс выбирать степень насыщени транзистора ключевого каскада заведомо большей величины, что приводит к снижению быстродействи известного устройства. Снижение быстродействи обусловливаетс также и значительным временем нарастани фронта выходного сигнала. Таким образом, недостатками устройства вл ютс малое быстродействие и сильна зависимость последнего от разброса параметров элементов устройства. Цель изобретени - увеличение быстродействи . Поставленна цель достигаетс тем, что в компаратор напр жений, держащий входной дифференциальный каскад, один из выходов которого подключен к базе двухэмиттерного тр зистора, первый эмиттер которого со дииен с выводом стабилитрона, а кол лектор подключен к резистивной нагрузке и входу эфиттерного повторит л , питающего дифференциальный каскад , второй вывод стабилитрона подключен к базе транзистора, включенн го по схеме с общим эмиттером, прич эмиттерный переход транзистора зашу тирован резистором, а коллектор сое динен с коллектором двухэмиттерного транзистора, второй выход дифференциального каскада подключен ко вход эмиттерного повторител , в цепи эми тера транзистора которого включены последовательно соединенные стабили рон и резистор, причем к резистору подключен вход каскада, база выходн го транзистора которого подключена к первому эмиттеру двухэмиттерного транзистора, а коллектор, вл ющийс выходом устройства, подключен ко второму эмиттеру двухэмиттерного тр зистора. На чертеже представлена принципиальна электрическа схема компаратора напр жений. Компаратор напр жений содержит входной дифференциальный каскад 1 , питание которого осуществл етс от эмиттерного повторител 2, к выходам каскада 1 подключены входы каскадов 3 и сдвига потенциального уровн , которые включают в себ эмиттерный повторитель с цепочкой последовательно включенных стабилит рона и резистора в цепи эмиттеров, причем транзистор каскада 3. имеет два эмиттера, первый из которых сое нен с одной из упом нутых цепочек. второй - с выходной шиной 5, а его коллектор соединен с резистором 6 и входом эмиттерного повторител 2, выходы каскадов 3 и 4 соответственно соединены со входами каскада, выполненного по схеме с общим эмиттером ОЭ на транзисторе 7, коллектор которого подключен ко входу эмиттерного повторител 2, и каскада 8, база и коллектор выходного транзистора подключены соответственно к первому и второму эмиттерам транзистора каскада 3Устройство работает следующим образом . При подаче на входные шины сигналов , обеспечивающих на выходной шине 5 высокий потенциал, транзисторы каскада 8 оказываютс закрытыми. Первый эмиттерный переход транзистора кас- . када 3 смещен в пр мом направлении, а второй - в обратном. Так как транзистор каскада 3 открыт по первому эмиттерному переходу, открыты также транзистор эмиттерного повторител 2 и транзистор 7. При изменении соотношени входных сигналов транзистор каскада 1, который в исходном состо нии открыт, закрываетс , а другой транзистор каскада 1 открываетс , увеличиваютс токи через транзисторы каскада и каскада 8, а потенциал выходной шины 5 понижаетс . Когда потенциал выходной шины 5 достигает минимальной величины, открываетс второй эмиттерный переход транзистора каскада 3, в результате чего увеличиваетс ток коллектора этого транзистора и падение напр жени на резисторе 6, уменьшаетс потенциал эмиттера транзистора эмиттерного повторител 2, базовый ток транзистора каскада k ограничиваетс , транзистор 7 практически закрываетс .и прекращаетс уменьшение потенциала на выходной шине 5 при этом напр жение на коллекторно-базовом переходе выходного транзистора каскада 8 близко к нулю, т.е. этот транзистор не входит в глубокое насыщение, что способствует более быстрому обратному переключению компаратора, так как не затрачиваетс врем на рассасывание избыточных носителей зар да , накопленных в йыходном транзисторе каскада. Непосредственно в момент переключени оказываетс открытым лишь первый эмиттерный переход