SU1525871A1

SU1525871A1 - Синхронный Д-триггер

Info

Publication number: SU1525871A1
Application number: SU874381985A
Authority: SU
Inventors: Роберт Артемович Оганян
Original assignee: Р.А. Оган н
Priority date: 1987-12-25
Filing date: 1987-12-25
Publication date: 1989-11-30

Abstract

Изобретение относитс к импульсной технике, а именно к устройствам с двум устойчивыми состо ни ми. Целью изобретени вл етс упрощение синхронного Д - триггера. Синхронный Д - триггер содержит два элемента И-НЕ транзисторно-транзисторной логики, шесть транзисторов, четыре резистора и диод. Введение новых св зей позвол ет уменьшить количество элементов при сохранении функций синхронного Д -триггера. 1 ил.

Description

Изобретение относитс к импульсной технике, а именно к устройствам с двум устойчивыми состо ни ми. . Цель изобретени - упрощение синхронного D-триггера.

На чертеже приведена принципиальна схема синхронного D-триггера,

Синхронный D-триггер содержит первый 1 и второй 2 элементы И-НЕ транзисторно-транзисторной логики, выход первого элемента И-НЕ 1 соединен с первым входом второго элемента И-НЕ 2, выход которого соединен с первым входом первого элемента И-НЕ 1, коллектор третьего транзистора 3 соединен с базой первого транзистора 4, тактовый вход 5 синхронного D-триггера соединен со вторым эмиттером третьего транзистора 3 и базой п того транзистора 6 через третий резистор 7, коллектор транзистора 6 и коллектор транзистора 4 соединены соответственно со вторьми входами первого и второго элементов И-НЕ 1,2, D-БХОд 8 синхронного

D-триггера соединен с эмиттером шестого транзистора 9, коллектор которого соединен с первым эмиттером четвертого транзистора 10, коллектор которого соединен с базой второго транзистора 11, базы транзисторов 3 и 10 соединены через соответственно первый и второй 12, 13 резисторы с шиной .питани 14, эмиттеры транзисторов 4 и 11 соединены с анодом диода 15, катод которого соединен с общей шиной 16, коллектор транзистора 11 соединен со вторым эмиттером транзистора 3 и эмиттером транзистора 6, коллектор транзистора 4 соединен со вторым эмиттером транзистора 10, а коллектор транзистора 6 соединен с базой транзистора 9 через четвертый резистор 17. На чертеже дополнительно показана организаци входов асинхронной установки 18 и асинхронного сброса 19.

Транзистор 6 и резистор 7 образуют первый вспомогательный логический

О)

15

элемент, вьтолн ющий функцию а-Ь + с, транзистор 3, транзистор 4 и резистор 12 образуют второй вспомогательный огический элемент, выполн ющий ункцию И-НЕ, транзистор 10, транзисторы 9, 11 и резисторы 13,17 образуют третий вспомогательньй эле- мент, выполн ющий функцию d-e-(+k). ри этом третий вспомогательный логи- д еский элемент образует RS-триггеры с первьм и вторьм логическими элеентами , а первый 1 и второй 2 элеенты И-НЕ образуют выходной RS-триг- гер.

Работа синхронного D-триггера отображаетс таблицей истинности.

Claims

При логическом О на тактовом входе 5 синхронного D-триггера первый и второй вспомогательные логические элементы устанавливаютс в состо ние 1/1, тем самым удержива выходной RS-триггер в предыдущем состо нии. По переднему фронту тактирующего импульса третий вспомогательный логи- 25 ческий элемент устанавливает первый и второй логические элементы в соот- ветствии с D-входом, которые в свою очередь переключают выходной S-триггер и блокируют третий логический элемент от переключений. После, окончани тактового импульса состо ние на выходах сохран етс . Таким образом , предлагаемое устройство выполн ет функцию синхронного D-триггера, Формула изобретени 35

Синхронный D-триггер, содержащий первый и второй элементы И-НЕ тран20

30

5

д

5 5

0

0

зисторно-транзисторной логики, выход первого элемента И-НЕ соединен с пер- вьм входом второго элемента И-НЕ, выход которого соединен с первым входом первого элемента И-НЕ, эмиттеры первого и второго транзисторов через диод соединены с общей шиной, коллектор первого транзистора соединен с вторьи входом второго элемента транзисторно-транзисторной логики, а база подключена к коллектору третьего тран зистора, база которого через первый резистор соединена с шиной питани , а первый эмиттер - с тактовым входом, база второго транзистора соединена,с коллектором четвертого транзистора, база которого через второй резистор соединена с шиной метани , базы п того и шестого транзисторов соединены с первьми выводами соответственно третьего и четвертого резисторов, эмиттер шестого транзистора соединен с D-вxoдoм,o т л и- чающийс тем, что, с целью упрощени , второй вывод третьего резистора соединен с тактовьм входом, эмиттер п того транзистора - с вторьм эмиттером третьего транзистора и коллектором второго транзистора, коллектор п того транзистора - с вторьм входом первого элемента И-НЕ транзисторно-транзисторной логики и вторым выводом четвертого резистора, коллектор шестого транзистора соединен с первым эмиттере четвертого транзистора , второй эмиттер которого соединен с коллектором первого транзистора.