SU830579A1 - Регистр сдвига - Google Patents

Регистр сдвига Download PDF

Info

Publication number
SU830579A1
SU830579A1 SU792791690A SU2791690A SU830579A1 SU 830579 A1 SU830579 A1 SU 830579A1 SU 792791690 A SU792791690 A SU 792791690A SU 2791690 A SU2791690 A SU 2791690A SU 830579 A1 SU830579 A1 SU 830579A1
Authority
SU
USSR - Soviet Union
Prior art keywords
transistors
bus
shift register
emitters
clock
Prior art date
Application number
SU792791690A
Other languages
English (en)
Inventor
Григорий Иванович Фурсин
Original Assignee
Московский Ордена Трудового Красногознамени Физико-Технический Институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Московский Ордена Трудового Красногознамени Физико-Технический Институт filed Critical Московский Ордена Трудового Красногознамени Физико-Технический Институт
Priority to SU792791690A priority Critical patent/SU830579A1/ru
Application granted granted Critical
Publication of SU830579A1 publication Critical patent/SU830579A1/ru

Links

Landscapes

  • Shift Register Type Memory (AREA)

Description

Изобретение относитс  к автоматич ке и вычислительной технике и может быть использовано в качестве многофункциональных устройств дл  коммута ции элементов матричных фотоприемников в тактируемых лини х задержки и т. д. Известна электрическа  схема сдви гового регистра с регенерацией инфор мации в его разр де l . Недостатком этого бипол рного регистра  вл етс .сложна  цепь питани  примен ютс  четыре шины (не счита  шины нулевого потенциала), при этом используютс  раэнопол рные импульсы . Наиболее близким по технической сущности к предлагаемому  вл етс  сдвиговый регистр/ который содержит п-р-п и р-п-р-транзисторы, базы и коллекторы которых соединены перекрестной св зью, нагрузочные резисторы , вход, выход, шину нулевого потенциала и две шины тактовых ш/шульсов 2. Недостатками данного сдвигового регистра  вл ютс  сложна  электричес -ка  схема и невысокое быстродействие Цель изобретени  - упрощение регистра сдвига и повышениеего быстродействи . Поставленна  цель достигаетс  тем, что в регистре сдвига, содержащем триггеры, выполненные на р-п-р и п-р-п-транзисторах, нагрузочные элементы, тактовые шины и шину нулевого потенциала, эмиттеры р-п-ртранзисторов нечетных триггеров соединены через нагрузочные элементы с первой тактовой шиной, а эмиттеры р-п-р-транзисторов четных триггеров соединены со второй тактовой шиной,, эмиттеры п-р-п-транзисторов триггеров подключень к шине нулевого потенциала , база ка:вдого р-п-р-транзистора, кроме первого, соединена с эмиттером предыдущего р-п-р-транзистора. На чертеже изображена электричесKafe схема предлагаемого регистра сдвига. Устройство содержит триггеры 1.11 .П, выполненные на транзисторах 2.12 .П и 3.1-З.п, вход 4 регистра, выход 5 регистра, иину 6 нулевого потенциала , тактовые шины 7 и 8, нагрузочные регистры 9.1-9.п. Регистр сдвига работает следу1ацим образом. Подача имЛульса положительной пол рности на первую тактовую шину 7 и наличие входного сигнала на входе 4 приводит к срабатыванию первой пары транзисторов 2.1 и З.1..Наличие потенциала на эмиттере транзистора 2.1 приводит к включению следую щей пары транзисторов 2.2 и 3.2 и за счет перекрестной св зи - к выключению предыдущей пары транзисторов 2.1 и.3.1. Аналогичным образом проис ходит сдвиг входного сигнала и други парами транзисторов 2.3-2.}i и 3.3З .И. Таким образом, соединение эмитт ра предьодуцего и базы последующего р-п-р-транзйстора приводит к резкому повьп еншо быстродействи  ре.гистра . Это св зано с самоограничением степени насыщени  дополн 5ощих транзи торов (не менее эффективным, чем в случае применени  шунтирующих диодов Шоттки,-которые известным образом включались бы между базами дополн ющих тран зисторов: анод диода Шоттки соедин лс  бы с базой п-р-п-транзистора, а катод - с базой охваченного с данным п-р-п-транзистором перекрестной триггерной св зью р-п-р-транзистора): включение пары каких-либо дополн ющих .транзисторов автоматически ведет к выключению аналогичных транзисторов в предыдущей  чейке сдвигового регистра. При этом не требуетс  услож нени  технологии (как если бы использовались диодаа Шоттки) и увеличени  размеров  чеек регистра. Форглула изобретени  Регистр сдвига, содержащий: триггеры , выполненные на р-п-р и п-р-птранзисторах , нагрузочные элементы, тактовые шины и шину нулевого потенциала , отличающийс  тем, что, с целью повышени  быстродействи  регистра,, в нем эмиттеры нечетных р-п-р транзисторов соединены через нагрузочные элементы с первой тактовой шиной, а эмиттеры четных р-п-р-транзисторов соединены со второй.тактовой шиной, эмиттеры п-р-п-транзисторов подключены к шине нулевого потенциала, база казкдого р-п-р-транзистора, кроме первого соединена с эмиттером предыдущего р-п-р-транзистора. Источники информации, . прин тые во внимание при экспертизе 1.Kasperkovits D. LEEE. Solid- ,. State Circuits, 1973, т. SC-8, 5, с. 343-348. 2.Kasperkovits 0. LEEE SolidState Electronics, 1972, т. 15, № 5, с. 501-504 (прототип).

Claims (1)

  1. Формула изобретения
    Регистр сдвига, содержащий: триггеры, выполненные на р-п-р и п-р-птранэисторах, нагрузочные элементы, тактовые шины и шину нулевого потенциала, отличающийся тем, что, с целью повышения быстродействия регистра0 в нем эмиттеры нечетных р-п-р-транзисторов соединены через нагрузочные элементы с пер·* вой тактовой шиной, а эмиттеры четных р-п-р-транэисторов соединены со второй.тактовой шиной, эмиттеры п-р-п-транзисторов подключены к шине нулевого потенциала, база каждого р-п-р-транзистора, кроме первого, соединена с эмиттером предыдущего р-п-р-транзистора.
SU792791690A 1979-07-04 1979-07-04 Регистр сдвига SU830579A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792791690A SU830579A1 (ru) 1979-07-04 1979-07-04 Регистр сдвига

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792791690A SU830579A1 (ru) 1979-07-04 1979-07-04 Регистр сдвига

Publications (1)

Publication Number Publication Date
SU830579A1 true SU830579A1 (ru) 1981-05-15

Family

ID=20838657

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792791690A SU830579A1 (ru) 1979-07-04 1979-07-04 Регистр сдвига

Country Status (1)

Country Link
SU (1) SU830579A1 (ru)

Similar Documents

Publication Publication Date Title
US4560888A (en) High-speed ECL synchronous logic circuit with an input logic circuit
GB1367205A (en) Ternary logic circuits
CA1235504A (en) Data storage element having input and output ports isolated from regenerative circuit
US4160173A (en) Logic circuit with two pairs of cross-coupled nand/nor gates
US4435654A (en) Output level adjustment means for low fanout ECL lacking emitter follower output
US3617776A (en) Master slave flip-flop
US3614469A (en) Shift register employing two-phase coupling and transient storage between stages
US3424928A (en) Clocked r-s flip-flop
SU830579A1 (ru) Регистр сдвига
US3217316A (en) Binary to ternary converter
US3509366A (en) Data polarity latching system
US4091296A (en) Semiconductor R-S flip-flop circuit
US3046543A (en) Analog-to-digital converter
US3917959A (en) High speed counter latch circuit
US3473149A (en) Memory drive circuitry
US3381140A (en) Power amplifier utilizing cross-coupled current switches
SU1378049A1 (ru) Мажоритарный элемент
SU1027802A1 (ru) Д-триггер
SU760452A1 (ru) Сумматор по модулю два инжекционного типа 1
SU841105A1 (ru) Преобразователь унипол рных импуль-COB B бипОл РНыЕ
SU705647A1 (ru) Инжекционный к-триггер
SU1026289A1 (ru) Реверсивный мультивибратор
SU752490A1 (ru) Трехтактный регистр сдвига
SU1083339A2 (ru) Двухтактный усилитель мощности
SU1316076A1 (ru) @ -Триггер