KR100273830B1

KR100273830B1 - 다이오드-바이어스된 차동 증폭기를 갖춘 용량 결합 회로

Info

Publication number: KR100273830B1
Application number: KR1019970016485A
Authority: KR
Inventors: 노리히토 다카하시
Original assignee: 가네꼬 히사시; 닛본 덴기 가부시끼가이샤
Priority date: 1996-04-25
Filing date: 1997-04-25
Publication date: 2000-12-15
Also published as: KR970072454A; DE19717561A1; US5815034A; JPH09294025A

Abstract

집적-회로 용량 결합 회로에서, 캐소드 단자에서 바이어스 전압을 발생하기 위해 제1 및 제2 다이오드는 약하게 순방향 바이어스된다. 입력 전압은 제1 및 제2 캐패시터를 거쳐서 상기 다이오드들의 캐소드 단자에 인가된다. 차동 증폭기는 차동 출력 전압을 발생하기 위해, 베이스가 상기 다이오드들의 캐소드 단자에 각각 접속되며 상기 다이오드를 통해 바이어스 전압을 상기 캐패시터들을 통해 입력 전압을 수신하는 제1 및 제2 트랜지스터로 구성된다. 빠른 충전 회로는 제1 및 제2 다이오드의 캐소드 단자에 부가적으로 접속되어, 제어 신호에 응답하여 단시간에 충전 전류를 캐패시터에 공급한다.

Description

다이오드-바이어스된 차동 증폭기를 갖춘 용량 결합 회로

본 발명은 집적-회로 용량 결합 회로에 관한 것이다.

과거에는, 집적-회로 용량 결합 회로는 집적-회로 칩상에 대형 캐패시터를 구성하는 데 있어서의 어려움 때문에 저 주파수 응용 요건에 부합하도록 외부적으로 접속된 캐패시터로 구현되었다. 그러나, 집적-회로 칩을 이용하는 것이 일반적인 경향이고, 그에 따라 용량 결합 회로를 갖춘 캐패시터의 집적화되 예외는 아니다.

일본 공개 특허 공보 평1-240005는 캐패시터가 한 집적-회로 칩에 바이어스 회로와 증폭기로 구현된 단일 포트 집적-회로 용량 결합 회로를 개시하고 있다. 그러나, 집적-회로 캐패시터의 값은 결합 주파수가 가능한 한 낮게 요구되는 몇몇 적용에 있어서는 아직 만족할 만하지 못하다. 또한, 그것은 많은 문제를 야기한다. 종래 기술의 사양(명세)의 가장 중요한 문제는 용량 결합 회로의 높은 입력 임피던스와 관련한 큰 직류 오프셋 전압이다. 또다른 문제는 긴 과도 회복 시간과, 일반잡음을 없애기 위한 별도의 회로와 공간이 필요하다는 것이다.

본 발명의 목적은 감소된 직류 오프셋 전압을 갖는 용량 결합 회로를 제공하는 것이다.

본 발명의 다른 목적은 낮은 결합 주파수를 갖는 용량 결합 회로를 제공하는 것이다.

본 발명의 또다른 목적은 작은 과도 회복 시간을 갖는 용량 결합 회로를 제공하는 것이다.

본 발명의 또다른 목적은 일반 잡음과 원하지 않는 전압 변화에 대한 영향을 삭제하는 용량 결합 회로를 제공하는 것이다.

본 발명에 따르면, 용량 결합 회로는 제1 및 제2 다이오드를 포함하는 바이어스 회로와, 제1 및 제2 다이오드를 순방향 바이어스하고 제1 및 제2 다이오드의 캐소드 단자에 바이어스 전압을 발생시키는 수단을 포함하고, 바이어스 회로는 캐소드 단자양단간에 실질적으로 무한 값의 임피던스를 갖는다. 제1 및 제2 다이오드의 캐소드 단자에 각각 입력 전압을 가하기 위해 제1 및 제2 용량성 소자가 제공된다. 차동 증폭기는, 제1 트랜지스터의 제어된 단자(컬렉터)와 제2 트랜지스터의 제어된 단자(컬렉터)에 걸리는 차동 출력 전압을 발생하도록, 다이오드를 통한 바이어스 전압과 용량성 소자를 통한 입력 전압을 수신하는 제1 및 제2 다이오드의 캐소드 단자에 각각 접속된 제어(또는 베이스) 단자를 갖는 제1 및 제2 트랜지스터로 구성한다.

본 발명의 용량 결합 회로는 또한 제1 및 제2 다이오드의 캐소드 단자에 접속된 빠른 충전 회로를 포함한다. 빠른 충전 회로는 큰 전압 변화와 전원 온-오프 동작과 관련된 제어 신호에 응답하여 소정의 짧은 시간 동안 제1 및 제2 용량성 소자에 충전 전류를 공급한다.

제1도는 종래의 집적-회로 용량 결합 회로를 도시한 회로도.

제2도는 본 발명의 제1 실시예에 따른 집적-회로 용량 결합 회로를 도시한 회로도.

제3도는 본 발명의 제2 실시예에 따른 집적-회로 용량 결합 회로를 도시한 회로도.

제4도는 제3도의 회로의 동작을 설명하는 타이밍 도면.

제5도는 제3도의 변형예의 집적-회로 용량 결합 회로를 도시한 회로도.

〈도면의 주요부분에 대한 부호의 설명〉

30 : 바이어스 회로 31 : 차동 증폭기

32, 33 : 다이오드 35 : 정전압원

36 : 정전류원 37 : 캐패시터

38, 40 : 입력 단자 41, 42, 47 : 저항

43, 44 : NPN 트랜지스터 45, 46 : 정전류원

48, 49 : 출력 단자

본 발명의 상세한 설명에 앞서, 도 1과 관련하여 상기한 일본 공개 특허 공보의 집적-회로 용량 결합 회로의 설명을 제공하는 것이 도움이 된다. 바이어스 회로(1)는 PNP 트랜지스터(10)와 PNP 트랜지스터(11)를 포함하는데, 트랜지스터(10,11)의 이미터와 컬렉터는 각각 전압선(Vcc)에 접속되어 있다. 트랜지스터(10)의 컬렉터는 저항(12a)의 직렬 회로와, 접지된 PNP 트랜지스터의 이미터-컬렉터 경로(13a)와 저항(12b)의 직렬 회로와, PNP 트랜지스터의 이미터-컬렉터 경로(13b)에 접속된다. 트랜지스터(11)의 이미터는 정전류원(14)을 통해 접지된다.

차동 증폭기(2)에서, 전압선(Vcc)은 저항(15, 16)을 통해 PNP 트랜지스터(17, 18)의 컬렉터-이미터 경로에 접속되고, 저항(19, 20)을 통해 정전류원을 통과하여 접지된 회로 노드(21)에 접속된다. 트랜지스터(13a, 17)의 베이스는 단자(24)에서 입력 신호가 캐패시터(25)를 통해 공급되는 회로 노드(23)에 함께 접속되고, 트랜지스터(13b, 20)의 베이스는 정전압원(26)에 함께 접속되는데, 트랜지스터(17, 18)의 베이스가 같은 전위로 유지되도록 트랜지스터(13b, 13a, 17)와 저항(19)과 정전류원(22)을 통해 부귀환 루프를 구성한다. 저항(16)과 트랜지스터(18)의 컬렉터는 출력 단자(27)에 접속된다.

용량 결합 회로는, C가 캐패시터(24)의 값이고 Zin이 단자(24)에서 측정된 회로의 입력 임피던스일 때 관계식 1/(2π×C×Zin)에 의해 결정되는 결합 주파수를 갖는다. 하지만, 높은 값의 캐패시터는 집적-회로 칩상에서 구현되기 어려우므로, 만약 원하는 결합 주파수가 낮은 커패시턴스로 구현되어야 한다면 입력 임피던스는 증가되어야 한다. 용량 결합 회로의 입력 임피던스가 저항(12a, 12b, 19)의 값이 증가함에 따라 증가할 지라도, 이러한 저항치를 크게 하면 다음 관계식으로 주어지는 차동 증폭기(2)의 최대 입력 오프셋 전압(Vmax)이 증가하는 결과를 가져온다.

(여기서, Vt는 k . T/q로 표현된 온도의 등가 전압(k는 볼츠만 상수, T는 동작 온도, q는 전하)

I₂₄는 정전류원(14)으로부터 공급된 전류

R₁₂는 저항(12a, 12b)의 각 저항

V_off는 바이어스 회로(1)가 제공되지 않을 때 차동 증폭기에서 발생된 오프셋 전압)

종래 기술에서의 한 중요한 문제는 큰 직류 입력 오프셋 전압이 허용되지 않는 응용분야에 대해서는 만족스럽지 못하다는 것이다. 한 직접-회로 칩상에 큰 캐패시터를 구현하기란 어려우므로, 원하는 낮은 결합 주파수를 얻기 위해서는 용량 결합 회로의 입력 임피던스(Zin)를 증가시켜야 한다. 종래 기술의 입력 임피던스(Zin)가 바이어스 회로(1)의 병렬 임피던스와 차동 증폭기(2)에 의해 다음과 같이 주어지므로,

Zin = h_fe13(Vt/I₁₄+R₁₂)∥h_fe17(2V_T/I₂₂+R₁₉) (2)

(여기서, I14는 정전류원(14)의 전류

R₁₂는 저항(12a, 12b)의 각 저항값

I₂₂는 정전류원(22)의 전류

R₁₉는 저항(19)의 저항값

h_fe13는 트랜지스터(13a, 13b)의 소-신호 전류 이득

h_fe17는 트랜지스터(17)의 소 신호 전류 이득)

Zin를 증가시키기 위한 시도는 저항(12a, 12b, 19)값의 증가를 가져온다. 그러나, 이것은 직류 입력 오프셋 전압에서의 원하지 않는 증가를 가져온다.

또한, 한 집적-회로 칩상에 용량 결합 회로를 구현하는 것은 원하는 커패시턴스를 이루는 데 어려움이 따르기 때문에 저주파수 응용 요건에 부합하는데 어려움이 있다. 실제로, 종래 회로의 입력 임피던스 Zin는 직류 오프셋 조건을 만족시키기위해 500킬로오옴이 된다. 20-pF 집적-회로 캐패시터(4)를 사용하면 종래 기술의 결합 주파수는 16kHz가 된다.

또한, 종래 기술은 단지 한개의 바이어스 회로(1)를 사용한다. 따라서, 그것은 높은 동작 실행이 요구되지 않는 데의 응용에만 사용할 수 있다. 원하는 신호의 삭제가 중요하다면 한 집적-회로 칩상의 별도의 공간을 필요로 하는 차동 증폭기(2)에 입력을 공급하기 위해 두 개의 바이어스 회로(1)가 필요하다.

한편, 용량 결합 회로의 과도 회복 시간은 그것이 전원이 켜지거나 큰 입력 전압 변동이 일어난 후에 안정성을 유지하기 위해 회로의 능력을 결정하기 때문에 또다른 관심 부분이다. 용량 결합 회로의 과도 회복 시간이 커패시턴스와 회로의 입력 임피던스의 곱으로 결정되기 때문에 종래 결합 회로는 고 속도 과도 회복이 중요하고 저 결합 주파수가 요구되는 경우의 응용에는 만족할 만하지 못하다.

도 2를 참조하면, 본 발명의 일 실시예에 따른 집적-회로 용량 결합 회로는 2-포트 바이어스 회로(30)와 차동 증폭기(31)를 포함한다. 바이어스 회로(30)는 한 쌍의 다이오드(32, 33)를 포함한다. 두 다이오드의 애노드 단자는 정전압원(35)의 낮은 전압 단자와 정전류원(36)의 한쪽 끝사이에서 상기 회로의 회로 노드(34)에 서로 접속된다. 정전압원(35)의 고전압 단자는 전압선(Vcc)에 접속되고 정전류원(36)의 다른 끝은 접지된다. 다이오드(32)의 캐소드 단자는 캐패시터(37)를 거쳐서 입력 단자(38)에 접속되고 다이오드(33)의 캐소드 단자는 캐패시터(39)를 거쳐서 입력 단자(40)에 접속된다.

차동 증폭기(31)에서, 전압선(Vcc)은 저항(41, 42)과 NPN 트랜지스터(43, 44)의 컬렉터-이미터 경로를 거쳐서 접속되고 정전류원(45, 46)을 거쳐서 접지되고, 저항(47)은 트랜지스터(43, 44)의 이미터에 가로질러 접속된다. 트랜지스터(44, 43)의 베이스는 다이오드(32, 33)의 캐소드 단자에 각각 접속된다. 출력 단자(48, 49)는 트랜지스터(44, 43)의 컬렉터에 접속된다.

전원 온-오프 신호는 용량 결합 회로가 동작하지 않을 때, 그것들을 오프하기 위해 단자(50)로부터 정전류원(36, 45, 46)에 공급된다.

다이오드(32, 33)의 애노드 단자에서의 전압은 단지 트랜지스터(44, 43)의 베이스에 바이어스를 가하기에 충분할 정도로 다이오드가 약하게 순방향-바이어스 되도록, 정전압원(35)과 정전류원(36)에 의해 결정된다. 하지만, 입력 신호가 인가되었을 때, 다이오드의 캐소드 단자로부터 본 바의 바이어스 회로의 임피던스는 마치 다이오드가 역방향-바이어스된 것처럼 무한값으로 가정한다.

용량 결합 회로의 직류 오프셋 전압은 다이오드(32, 33)의 캐소드 단자에서 발생한 바이어스 전압간의 차와 트랜지스터(44, 43)의 베이스-이미터 전압간의 차에 의해 결정된다. 다이오드(32, 33)와 트랜지스터(44, 43)의 동작 특성이 정확히 제어될 수 있기 때문에 직류 오프셋 전압은 2밀리볼트보다 더 낮은 레벨로 유지될 수 있다. 또한, 2-포트 바이어스 회로(30)는 차동 증폭기(31)가 일반 잡음으로 입력 단자(38, 40)에 넣어진 원하지 않는 전압 변화를 제거하도록 해준다.

바이어스 회로(30)는 다이오드(32, 33)의 캐소드 단자에 무한값의 임피던스를 가지므로, 용량 결합 회로의 총 입력 임피던스는 다음에 주어진 대로 차동 증폭기(31)의 임피던스(Zin)와 사실상 같다.

Zin = h_fe43(V_T/I₄₅)R₄₇/2 (3)

(여기서, h_fe43는 트랜지스터(43)의 소-신호 전류 이득,

I₄₅는 정정류원(45)의 전류,

R₄₇는 저항(47)의 저항)

만약, I₄₅=50μA, R₄₇=20킬로오옴, h_fe43=100이면, 본 발명의 입력 임피던스 Zin는 약 1메가오옴과 같다. 20pF 집적-회로 캐패시터(37, 39)를 사용하면, 본 발명의 결합 주파수는 약 8kHz가 되고, 그 값은 종래 결합 주파수인 16kHz와 비교하면 낮다.

본 발명의 제2 실시예는 도 3에서 설명된다. 본 실시예는 단안정 멀티바이브 레이터(52), 보통은 오픈 스위치(53, 54), 정전류원(55, 56)에 의해 구성된 빠른 충전 회로의 공급으로 제1 실시예와 다르다.

도 4에 도시한 바와 같이, 단안정 멀티바이브레이터(52)는 캐패시터(37, 39)를 정전류원(55, 56)을 통해 각각 접지하기 위해 스위치(53, 54)를 간단하게 닫기 위해 단자(50)로부터 전원 온-오프 신호의 고-대-저 전이에 감응하기 쉽다. 그 결과, 각 캐패시터(37, 39)는 큰 전류 펄스(60)로 빠르게 충전되는데, 시간에 따라 감소하는 각 트랜지스터(43, 44)의 작은 베이스 전류(61)에 의해 각 트랜지스터(43, 44)의 베이스에서의 바이어스 전압은 고 레벨부터 저 레벨까지 빠르게 변한다. 이러한 방법으로, 용량 결합 회로는 몇 마이크로초만큼 낮은 감소된 과도 회복 시간을 갖는다. 비교하면, 도 2 실시예의 과도 회복 시간은 몇 십밀리초이다.

도 5는 도 3의 실시예의 변형례를 보여준다. 본 병형례에서, 다이오드(57)는 도 3의 정전류원(55, 56)의 대신으로 사용된다. 다이오드(57)는 노드(34)와 정전류원(36) 사이에 접속되고 스위치(53, 54)는 정전류원(36)에 함께 접속된다. 다이오드(57)는 스위치(53, 54)가 켜질 때 순방향 전압 드롭을 발생시키는 효과를 갖는다. 순방향 전압은 스위치(53, 54)가 오프 상태일 때 다이오드(32, 33)에 의해 발생된 순방향 전압 드롭과 같다. 만약 다이오드(57)가 준비되지 않았다면, 전압 변화는 스위치(53, 54)가 온-오프될 때 다른 방법으로 트랜지스터(43, 44)의 게이트에서 일어났을 것이다. 스위치(53, 54)가 온 되었을 때 다이오드(57)에 의해 발생된 전압 때문에, 비록 스위치(53, 54)가 온-오프 될지라도 트랜지스터(43, 44)의 게이트에서 전압 변화가 일어나지는 않는다.

제 1 효과는 집적화된 회로에 있어서도 차동이면서 저주파인 용량 결합에 있어서 저 오프셋으로 신호를 전송할 수 있는 것이다. 이로 인해 반도체 집적 회로의 패키지를 소형화 할 수 있고 또한 집적도를 향상할 수 있다.

제2 효과는 저주파에서의 용량 결합에 있어서 전원 공급시 등의 과도 시간이 짧아진다.

Claims

용량 결합 회로에 있어서, 제1 및 제2 다이오드(32, 33)와, 상기 제1 및 제2 다이오드를 순방향-바이어스하고 상기 제1 및 제2 다이오드의 캐소드 단자들에 바이어스 전압을 발생하는 수단(35, 36)을 포함하며, 상기 캐스도 단자에서 실질적으로 무한값의 임피던스를 갖는 바이어스 회로(30)와, 상기 제1 및 제2 다이오드(32, 33)의 상기 캐스드 단자에 입력 전압을 각각 공급하기 위한 제1 및 제2 용량성 소자(37, 39)와, 상기 제1 및 제2 다이오드의 캐소드 단자에 각각 접속된 제어 단자들을 가지며 상기 다이오드들을 통해 상기 바이어스 전압을 수신하고 상기 용량성 소자들을 통해 상기 입력 전압을 수신하는 제1 및 제2 트랜지스터(44, 43)로서, 상기 제1 트랜지스터의 제어 단자와 상기 제2 트랜지스터의 제어 단자 양단에 차동 출력 전압을 발생하는 상기 제1 및 제2 트랜지스터를 포함하는 차동 증폭기(31)를 포함하는 용량 결합 회로.
제1항에 있어서, 상기 다이오드들을 순방향-바이어스하기 위한 수단(35, 36)은 정전압원(35)과 정전류원(36)의 직렬 회로를 포함하고, 상기 직렬 회로는 제1 및 제2 전위사이에 접속되고, 상기 제1 및 제2 다이오드(32,33)의 애노드 단자들은 상기 정전류원과 상기 정전압원 사이의 노드(34)에 함께 접속되는 용량 결합 회로.
제1항에 있어서, 상기 차동 증폭기(31)는, 저항(42)과, 정전류원(46)과, 상기 저항(42)과 상기 정전류원(46) 사이에 직렬로 접속되는 상기 제 1 트랜지스터(44)를 포함하고, 제1 및 제2 전위사이에 접속되어, 상기 제1 트랜지스터의 제어 단자들 양단에 제1 및 제2 회로 노드를 형성하는 제1 직렬 회로와, 저항(41)과, 정전류원(45)과, 상기 저항(41)과 상기 정전류원(45) 사이에 직렬로 접속되는 상기 제2 트랜지스터(43)를 포함하고, 상기 제1 및 제2 전위 사이에 접속되어, 상기 제2 트랜지스터의 제어 단자 양단에 제3 및 제4 회로 노드를 형성하는 제 2 직렬 회로와, 상기 제1 및 제3 회로 노드 사이에 접속된 저항(47)과, 상기 제2 및 제4 회로 노드 사이에 각각 접속된 제1 및 제2 출력 단자(48, 49)를 포함하는 용량 결합 회로.
제1항에 있어서, 상기 제1 및 제2 다이오드(32, 33)의 캐소드 단자에 접속되어 제어 신호에 응답하여 소정 기간 동안에 상기 제1 및 제2 용량성 소자(37, 39)에 충전 전류를 공급하기 위한 충전 회로(51)를 더 포함하는 용량 결합 회로.
제4항에 있어서, 상기 충전 회로는, 제1 및 제2 정전류원(55,56)과, 상기 제어 신호에 응답하여 펄스를 발생하는 수단(52)과, 상기 펄스에 응답하여 상기 제1 및 제2 정전류원(55, 56)과 상기 제1 및 제2 다이오드(32, 33)의 캐소드 단자들간의 접속을 이루고, 상기 제1 및 제2 정전류원으로부터 상기 용량성 소자들에 상기 충전 전류를 공급하는 제1 및 제2 스위치(53, 54)를 포함하는 용량 결합 회로.
제1항에 있어서, 상기 다이오드들을 순방향-바이어스하기 위한 수단은 제1 정전압원(35)과 정전류원(36)의 직렬 회로를 포함하며, 상기 직렬 회로는 제1 및 제2 전위 사이에 접속되며, 상기 제1 및 제2 다이오드(32, 33)의 애노드 단자들은 상기 제1 정전류원과 상기 정전압원 사이의 노드(34)에 함께 접속되고, 제2 및 제3 정전류원(55,56)과, 제어 신호에 응답하여 펄스를 발생하는 수단(52)과, 상기 펄스에 응답하여 상기 제2 및 제3 정전류원과 상기 제1 및 제2 다이오드의 캐소드 단자간의 접속을 이루고, 상기 제2 및 제3 정전류원으로부터 상기 제1 및 제2 용량성 소자에 각각 충전 전류를 공급하는 제1 및 제2 스위치(53,54)를 더 포함하는 용량 결합 회로.
제1항에 있어서, 상기 다이오드들을 순방향-바이어스하기 위한 수단은, 제1 정전압원(35)과 정전류원(36)의 직렬 회로를 포함하며, 상기 직렬 회로는 제1 및 제2 전위 사이에 접속되고, 상기 제1 및 제2 다이오드(32,33)의 애노드 단자는 상기 제1 정전류원과 상기 정전압원 사이의 회로 노드(34)에 함께 접속되며, 상기 정전압원(35)과 상기 회로 노드(34) 사이에서 상기 직렬 회로에 접속된 제3 다이오드(57)와, 제어 신호에 응답하여 펄스를 발생하는 수단(52)과, 상기 펄스에 응답하여, 상기 정전류원과 상기 제1 및 제2 다이오드의 상기 캐소드 단자간의 접속을 이루고, 상기 정전류원으로부터 상기 제1 및 제2 용량성 소자에 충전 전류를 공급하는 제1 및 제2 스위치(53,54)를 더 포함하는 용량 결합 회로.
제 1 내지 제7항중 어느 한항에 있어서, 상기 제1 및 제2 용량성 소자(37,39)는 한 집적 회로 칩상에서 상기 바이어스 회로(30)와 상기 차동 증폭기(31)로 조립되는 용량 결합 회로.