KR880013167A - D-플립플롭과 버퍼 겸용 집적회로 - Google Patents

D-플립플롭과 버퍼 겸용 집적회로 Download PDF

Info

Publication number
KR880013167A
KR880013167A KR870004255A KR870004255A KR880013167A KR 880013167 A KR880013167 A KR 880013167A KR 870004255 A KR870004255 A KR 870004255A KR 870004255 A KR870004255 A KR 870004255A KR 880013167 A KR880013167 A KR 880013167A
Authority
KR
South Korea
Prior art keywords
inverters
inverter
function control
flip
flop
Prior art date
Application number
KR870004255A
Other languages
English (en)
Other versions
KR890005160B1 (ko
Inventor
이희
박선근
Original Assignee
강진구
삼성반도체통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강진구, 삼성반도체통신 주식회사 filed Critical 강진구
Priority to KR1019870004255A priority Critical patent/KR890005160B1/ko
Publication of KR880013167A publication Critical patent/KR880013167A/ko
Application granted granted Critical
Publication of KR890005160B1 publication Critical patent/KR890005160B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

내용 없음

Description

D-플립플롭과 버퍼 겸용 직접회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 회로도, 제3도는 제1도에서의 클럭에 따른 클럭펄스 발생부의 출력파형도, 제4도는 본 발명이 D-플립플롭으로 동작시 주요부분에서의 출력파형도
.

Claims (3)

  1. 클럭과 버퍼 인에이블신호를 인가하여 기능 제어 신호를 출력하는 클럭펄스발생부(10)와, 기능제어신호를 인가하여 입력데이터를 패스시키고 입력데이터를 한 주기 지연시켜 래치시키는 플립플롭(20)으로 이루어져서, 기능제어신호에 따라 버퍼동작과 D-플립플롭 동작을 하는 것을 특징으로 하는 D-플립플롭과 버퍼겸용 집적회로.
  2. 제1항에 있어서, 클럭펄스발생부(10)는, 버퍼 인에이블신호와 인버터(11)를 통해 반전되어 인가되는 클럭을 인가하는 낸드게이트(12)의 출력신호가 인버터(13)와 버퍼용 인버터(14,15)에 각 인가되고, 클럭과 버퍼 인에이블신호를 인가하는 낸드게이트(16)의 출력신호가 인버터(17)와 버퍼용 인버터(14,15)에 각 인가되게 이루어져서, 상기 인버터(13,15)와 인버터(17,19)에 각기 서로 반전된 기능제어신호가 출력되게 함을 특징으로 하는 D-플립플롭과 버퍼겸용 집적회로.
  3. 제1항에 있어서, 플립플롭(20)은, 입력데이터가 3상태인버터(21)와 인버터(22)와 3상태인버터(24) 및인버터(25)를 순차 거치도록 연결하고, 상기 인버터(22,25)는 각 출력신호가 입력단에 인가되게 피이드 백되도록 3상태인버터(23,26)를 각각 연결하여서, 버터 인에이블신호에 레벨에 따라 인버터(13,15)에서 출력되는 기능제어신호에 의해 3상태인버터(21,23)가 제어되고, 인버터(17,19)에서 출력되는 기능제어신호에 의해 3상태인버터(24,26)가 제어되게 함을 특징으로 하는 D-플립플롭과 버퍼 겸용 집적회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870004255A 1987-04-30 1987-04-30 D-플립플롭과 버퍼 겸용 집적회로 KR890005160B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019870004255A KR890005160B1 (ko) 1987-04-30 1987-04-30 D-플립플롭과 버퍼 겸용 집적회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019870004255A KR890005160B1 (ko) 1987-04-30 1987-04-30 D-플립플롭과 버퍼 겸용 집적회로

Publications (2)

Publication Number Publication Date
KR880013167A true KR880013167A (ko) 1988-11-30
KR890005160B1 KR890005160B1 (ko) 1989-12-14

Family

ID=19261104

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870004255A KR890005160B1 (ko) 1987-04-30 1987-04-30 D-플립플롭과 버퍼 겸용 집적회로

Country Status (1)

Country Link
KR (1) KR890005160B1 (ko)

Also Published As

Publication number Publication date
KR890005160B1 (ko) 1989-12-14

Similar Documents

Publication Publication Date Title
DE3680373D1 (de) Programmierbares logisches speicherelement fuer programmierbare logische einrichtungen.
KR870008312A (ko) 반도체기억장치의 리프레쉬동작 제어회로
KR900005264A (ko) 클럭신호스위칭회로와 그 스위칭방법
KR890009117A (ko) 한정된 준안정성 타임 동기화기
KR870009528A (ko) 버퍼회로
KR840000114A (ko) 위상 비교기
KR890010922A (ko) Dc 테스트 기능을 갖춘 반도체 집적회로
KR870010688A (ko) 잡음펄스 억제회로
US4056736A (en) Injection logic arrangements
KR880013167A (ko) D-플립플롭과 버퍼 겸용 집적회로
KR910007266A (ko) 클럭 및 제어 신호 발생 회로
JPH0132531B2 (ko)
KR860009550A (ko) 테스트 데이타 부하기능을 갖춘 논리회로
KR890002299Y1 (ko) 다이나믹 램(d-ram)제어신호 발생장치
KR930004892Y1 (ko) 래치 장치
KR930002025Y1 (ko) 글리치 방지용 클럭스위칭 회로
KR970000254B1 (ko) 클럭-더블링 장치
KR900008101B1 (ko) 트라이 스테이트 인버터를 이용한 플립플롭
SU1621143A1 (ru) Триггер IK-типа
FR2433263A1 (fr) Agencement de circuit pour le declenchement de composants a declenchement par un bord
KR900008781A (ko) 플립플롭회로를 이용한 업-다운 계수기
KR920019181A (ko) 멀티화면 기능시의 메모리 리얼타임 트랜스퍼 제어회로
KR920001839A (ko) 디지탈시스템의 시스템클럭 발생회로
KR870009293A (ko) 집적된 바운더리 셀인터페이스
KR960006272A (ko) 주/종속 플립-플롭

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061128

Year of fee payment: 18

EXPY Expiration of term