KR870009293A - 집적된 바운더리 셀인터페이스 - Google Patents

집적된 바운더리 셀인터페이스 Download PDF

Info

Publication number
KR870009293A
KR870009293A KR870002835A KR870002835A KR870009293A KR 870009293 A KR870009293 A KR 870009293A KR 870002835 A KR870002835 A KR 870002835A KR 870002835 A KR870002835 A KR 870002835A KR 870009293 A KR870009293 A KR 870009293A
Authority
KR
South Korea
Prior art keywords
circuit
input
output
analog
digital
Prior art date
Application number
KR870002835A
Other languages
English (en)
Inventor
에프. 다니엘스 스튜어트
Original Assignee
내테부쉬. 피켄셔
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 내테부쉬. 피켄셔, 지멘스 악티엔게젤샤프트 filed Critical 내테부쉬. 피켄셔
Publication of KR870009293A publication Critical patent/KR870009293A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318541—Scan latches or cell details

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

내용 없음

Description

집적된 바운더리 셀인터페이스
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 하이브리드 집적회로의 일반적인 다이아그램.
제2도는 기능이 상호의존적인 하이브리드 집적회로의 일반적인 다이아그램.
제3도는 애널로그 입력을 받아서 디지털출력을 제공하는 제1바운더리 셀블럭.

Claims (10)

  1. 직접회로가 애널로그 입력회로, 애널로그 출력회로 그리고 디지털회로를 포함하고, 애널로그 입력회로와 애널로그 출력회로가 애널로그 입력회로 및 애널로그 출력회로 사이에 연결되는 디지털회로와 인터페이스하기 위해 적용되며, 직접회로가 애널로그회로와 디지털회로 사이에 있는 다수의 직렬로 연결된 회로장치들을 포함하는 인터페이스용 수단으로 구성되고, 각각의 회로장치는 집적회로의 정상동작중 제1입력에 있는 입력시그널을 제1출력으로 전달하는 제1트랜스페어런트 모드를 제공하는 제1입력과 제1출력을 가지는 제1시그널패스와 정보저장을 제공하고 시프트 모드에서 입력데이타를 재출력으로 전달하기 위한 제2입력과 제2출력을 가지는 제2시그널패스를 포함하며, 제2출력은 직렬 시그널패스를 제공하기 위해서 계속되는 다음의 회로장치의 제2입력에 연결되고, 마지막 회로장치의 제2출력이 외부 스캔출력을 제공하는 것을 특징으로 하는 집적회로.
  2. 제1항에 있어서, 각각의 회로장치가 입력데이타를 받아들이기 위한 제2입력의 반응을 제어하는 스캔클럭입력을 포함하는 것을 특징으로 하는 집적회로.
  3. 제1항에 있어서, 애널로그 입력회로와 디지털회로 사이에 있는 각각의 회로장치가 공통으로 제1내부 인터페이스를 형성하고, 각각의 회로장치가 입력 애널로그 회로의 제1입력과 관련된 출력에 대하여 제1입력의 반응을 가능 또는 억제하기 위한 애널로그 클럭입력을 포함하는 것을 특징으로 하는 집적회로.
  4. 제1항에 있어서, 디지털회로와 애널로그 출력회로 사이에 있는 각각의 회로장치가 입력 디지털회로의 제1입력과 관련된 출력에 대하여 제1입력을 억제하기 위한 디지털 클럭입력을 포함하는 것을 특징으로 하는 집적회로.
  5. 제1항에 있어서, 애널로그 입력회로 사이에 있는 직렬로 연결된 맨마지막 회로장치의 출력이 디지털회로와 애널로그 출력회로 사이에 있는 직렬로 연결된 맨처음의 회로장치에 연결되는 것을 특징으로 하는 집적회로.
  6. 제3항에 있어서, 제1내부 인터페이스를 위한 각각의 회로장치가 애널로그 입력을 디지털 시그널로 변환하기 위한 제1입력에 연결되는 슈미트 트리거회로를 포함하는 것을 특징으로 하는 집적회로.
  7. 제3항에 있어서, 각각의 회로장치가 마스터 랫치와 슬레이브랫치를 포함하고, 마스터 랫치가 각각의 회로장치의 제1입력과 제1출력 사이에 트랜스패어런트 시그널패스를 제공하는 반면 슬레이브 랫치가 제2출력을 받아들이기 위해 연결되고 제2출력 시그널을 제공하는 것을 특징으로 하는 집적회로.
  8. 제4항에 있어서, 디지털클럭 입력이 디지털회로와 애널로그 출력회로 사이에 있는 회로장치들을 위한 동작중의 샘플링 모드를 제공하기 위해 펄스로 되는 것을 특징으로 하는 집적회로.
  9. 제4항에 있어서, 디지털 클럭 입력이 디지털회로와 애널로그 입력회로 사이에 각 회로장치의 제1입력으로부터 제1출력으로 동작중의 트랜스패어런트 모드를 제공하기 위해 논리 "1"레벨을 유지하는 것을 특징으로 하는 집적회로.
  10. 제7항에 있어서, 슬레이브 랫치가 회로장치의 제2입력에 반응하는 또다른 입력을 포함하는 것을 특징으로 하는 직접회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR870002835A 1986-03-27 1987-03-27 집적된 바운더리 셀인터페이스 KR870009293A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US84522086A 1986-03-27 1986-03-27
US845220 1986-03-27

Publications (1)

Publication Number Publication Date
KR870009293A true KR870009293A (ko) 1987-10-24

Family

ID=25294682

Family Applications (1)

Application Number Title Priority Date Filing Date
KR870002835A KR870009293A (ko) 1986-03-27 1987-03-27 집적된 바운더리 셀인터페이스

Country Status (3)

Country Link
EP (1) EP0239929A3 (ko)
JP (1) JPS62235818A (ko)
KR (1) KR870009293A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4400194C1 (de) * 1994-01-05 1995-06-01 Siemens Ag Schaltungsanordnung zum Aufbereiten analoger Signale für ein Boundary-Scan-Prüfverfahren
DE102018200723A1 (de) * 2018-01-17 2019-07-18 Robert Bosch Gmbh Elektrische Schaltung zum Test primärer interner Signale eines ASIC

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS578858A (en) * 1980-06-20 1982-01-18 Nec Corp Integrated circuit package
DE3305547A1 (de) * 1983-02-18 1984-08-23 Philips Patentverwaltung Gmbh, 2000 Hamburg Schaltungsanordnung zum digitalen umwandeln eines analogen signals

Also Published As

Publication number Publication date
EP0239929A2 (de) 1987-10-07
EP0239929A3 (de) 1989-06-28
JPS62235818A (ja) 1987-10-16

Similar Documents

Publication Publication Date Title
KR850008017A (ko) Cmos 입출력회로
KR860002870A (ko) 집적회로 장치
KR890013740A (ko) 모노리틱 집적회로
KR940025183A (ko) 액티브-레벨로 배치가능한 핀을 갖는 집적회로 및 그 배치 방법
KR880004327A (ko) 운송자상에 구비된 집적 회로 및 그 검사 방법
KR960703289A (ko) 이중 래치 클럭 레벨-민감성 스캔 디자인 및 그 제어방법 (dual latch clocked lssd and method)
KR880010365A (ko) 디지탈 데이타 프로세서용 버스 인터페이스 회로
KR910010695A (ko) 테스트 용이화 회로
DE3750717D1 (de) Sukzessives Approximations-Register.
KR960705220A (ko) 마스터 및 슬레이브를 가진 플립플롭을 포함하는 전자 회로 및 이의 테스트 방법(A method of testing and an electronic circuit comprising a flipflop with a master and a slave)
EP0547888A3 (ko)
KR880008539A (ko) 논리 집적 회로
KR870009293A (ko) 집적된 바운더리 셀인터페이스
GB2121254A (en) Data bus precharging circuits
KR880005762A (ko) 데이타 전송 시스템
KR880701046A (ko) 전화선 인터페이스용 선택모듈 및 그 인터페이스 방법
US3967206A (en) Dual edge and level (DEL) flip-flop
KR890004335A (ko) Ttl을 사용하는 지연형 플립플롭 장치
US5384494A (en) Programmable hold-off for integrated circuit I/O pins
KR860009550A (ko) 테스트 데이타 부하기능을 갖춘 논리회로
KR890002768A (ko) 하나 이상의 입력 비동기 레지스터
JPS5691534A (en) Array logic circuit
KR880008564A (ko) 병렬 데이타 포트 선택 방법 및 장치
KR920005487A (ko) 프로그래머블 로직 소자의 입력회로
JPS5523550A (en) Interface system

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid