KR890004335A - Ttl을 사용하는 지연형 플립플롭 장치 - Google Patents
Ttl을 사용하는 지연형 플립플롭 장치 Download PDFInfo
- Publication number
- KR890004335A KR890004335A KR1019880010872A KR880010872A KR890004335A KR 890004335 A KR890004335 A KR 890004335A KR 1019880010872 A KR1019880010872 A KR 1019880010872A KR 880010872 A KR880010872 A KR 880010872A KR 890004335 A KR890004335 A KR 890004335A
- Authority
- KR
- South Korea
- Prior art keywords
- flop
- flip
- output
- transistor
- data
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/284—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator monostable
-
- C—CHEMISTRY; METALLURGY
- C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
- C08F—MACROMOLECULAR COMPOUNDS OBTAINED BY REACTIONS ONLY INVOLVING CARBON-TO-CARBON UNSATURATED BONDS
- C08F2/00—Processes of polymerisation
- C08F2/12—Polymerisation in non-solvents
- C08F2/16—Aqueous medium
- C08F2/22—Emulsion polymerisation
- C08F2/24—Emulsion polymerisation with the aid of emulsifying agents
- C08F2/26—Emulsion polymerisation with the aid of emulsifying agents anionic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
- H03K3/0372—Bistable circuits of the master-slave type
Landscapes
- Chemical & Material Sciences (AREA)
- Health & Medical Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Medicinal Chemistry (AREA)
- Polymers & Plastics (AREA)
- Organic Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
요약 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 3 도는 본 발명에 의한 플립플롭장치의 구성을 나타내는 개통도. 제 4 도는 본 발명에 일실시예를 나타내는 회로도, 제 5a-5h도는 제 4 도에 보인 회로의 동작을 설명하기 위한 파형도.
Claims (3)
- 클록신호(CP)와 입력 데이타(D)를 수신하고 또한 상기 데이타의 논리레벨에 의해 논리출력(Q)을 출력시키는 플립플롭 장치에서, 상기 클록신호가 예정된 논리레벨에 있을때 한쌍의 출력단(N1,)에 상기 데이타의 상기 논리레벨의 변동을 전송하기 위한 마스터 플립플롭(1)과, 상기 출력단들의 쌍을 통하여 전송되는 상기 데이타를 랫칭시키기 위해 상기 마스터 플립플롭에 동작가능하게 연결되는 슬레이브 플립플롭(2)과, 상기 슬레이브 플립플록내에 랫치된 상기 데이타를 버퍼링시키기 위해 상기 슬레이브 플립플롭에 동작가능하게 연결되는 출력버퍼(3)와, 그리고 상기 마스터 플립플롭의 상기 출력단들의 쌍에 나타나는 데이타(Q1,의 논리레벨들에 응답하여 상기 논리 출력을 출력시키도록 상기 출력버퍼를 구동시키기 위해 상기 마스터 플립플롭과 상기 출력버퍼간에 동작가능하게 연결되는 구동회로(4)를 포함하는 것이 특징인 TTL을 사용하는 지연형 플립플롭 장치.
- 제 1 항에서, 상기 구동회로(4)는 상기 마스터 플립플롭의 출력단들의 쌍에 나타나는 상기 데이타(Q1,)의 상기 논리 레벨들에 으해 온 또는 오프될 수 있는 스위칭수단(4A)을 포함하므로서 그에의해 상기 논리출력(Q)가 상기 스위칭 수단은 온/오프 동작에 따라 결정되는 것이 특징인 TTL을 사용하는 지연형 플립플톱 장치.
- 제 2 항에서, 상기 스위칭 수단(4A)은 제 1 트랜지스터(T41)와 제 2 트랜지시트(T42를 포함하며, 상기 제 1 트랜지스터는 상기 마스터 플립플롭의 출력단들의 쌍중 하나()에 동작가능하게 연결되며, 또한 상기 제 2 트랜지스터는 상기 제 1 트랜지스터와 상기 출력 버퍼간에 동작 가능하게 연결되어 상기 제 1 트랜지스터와 교대로 온 또는 오프되는 것이 특징인 TTL을 사용하는 지연형 플립플롭 장치.※ 참고사항 : 최초출원내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62215100A JPS6460015A (en) | 1987-08-31 | 1987-08-31 | Flip flop circuit |
JP62-215100 | 1987-08-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR890004335A true KR890004335A (ko) | 1989-04-21 |
KR910006472B1 KR910006472B1 (en) | 1991-08-26 |
Family
ID=16666752
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR8810872A KR910006472B1 (en) | 1987-08-31 | 1988-08-26 | Delay type flip-flop apparatus using ttl |
Country Status (4)
Country | Link |
---|---|
US (1) | US4900949A (ko) |
EP (1) | EP0306234A3 (ko) |
JP (1) | JPS6460015A (ko) |
KR (1) | KR910006472B1 (ko) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2633052B1 (fr) * | 1988-06-17 | 1990-11-09 | Labo Electronique Physique | Circuit comparateur synchronise |
US5072132A (en) * | 1989-06-09 | 1991-12-10 | Digital Equipment Corporation | Vsli latch system and sliver pulse generator with high correlation factor |
JPH04196918A (ja) * | 1990-11-28 | 1992-07-16 | Sumitomo Electric Ind Ltd | フリップフロップ回路 |
US5248905A (en) * | 1990-12-28 | 1993-09-28 | National Semiconductor Corporation | High speed, master/slave latch transceiver having a directly-driven slave stage |
US5347184A (en) * | 1992-12-29 | 1994-09-13 | Texas Instruments Incorporated | Dual receiver edge-triggered digital signal level detection system |
US5414380A (en) * | 1993-04-19 | 1995-05-09 | Motorola, Inc. | Integrated circuit with an active-level configurable and method therefor |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4085341A (en) * | 1976-12-20 | 1978-04-18 | Motorola, Inc. | Integrated injection logic circuit having reduced delay |
US4591737A (en) * | 1982-12-13 | 1986-05-27 | Advanced Micro Devices, Inc. | Master-slave multivibrator with improved metastable response characteristic |
US4517475A (en) * | 1983-08-29 | 1985-05-14 | Motorola, Inc. | Master-slave flip-flop arrangement with slave section having a faster output transistion and a greater resistance to output degradation |
US4626706A (en) * | 1984-05-24 | 1986-12-02 | Advanced Micro Devices, Inc. | Digital signal level translation/master-slave flip flop with look-ahead |
-
1987
- 1987-08-31 JP JP62215100A patent/JPS6460015A/ja active Pending
-
1988
- 1988-08-26 KR KR8810872A patent/KR910006472B1/ko not_active IP Right Cessation
- 1988-08-26 EP EP88307939A patent/EP0306234A3/en not_active Withdrawn
- 1988-08-30 US US07/238,063 patent/US4900949A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0306234A3 (en) | 1990-03-14 |
US4900949A (en) | 1990-02-13 |
EP0306234A2 (en) | 1989-03-08 |
KR910006472B1 (en) | 1991-08-26 |
JPS6460015A (en) | 1989-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920005493A (ko) | 출력 전압 레벨을 임시로 시프트하는 고속 출력 버퍼 장치 | |
KR910010506A (ko) | 반도체 장치 | |
KR950026113A (ko) | 반도체 메모리 장치의 데이타 출력버퍼 | |
KR960018901A (ko) | 피이드백 래치 및 피이드백 래치의 피이드백 동작 형성 방법 | |
KR930005347A (ko) | 출력 회로 | |
KR890004335A (ko) | Ttl을 사용하는 지연형 플립플롭 장치 | |
KR960705220A (ko) | 마스터 및 슬레이브를 가진 플립플롭을 포함하는 전자 회로 및 이의 테스트 방법(A method of testing and an electronic circuit comprising a flipflop with a master and a slave) | |
KR860002825A (ko) | 동기 버퍼 회로 | |
KR880009375A (ko) | 씨모오스 어드레스 버퍼 | |
KR900012435A (ko) | 플립플롭 기능을 갖는 논리회로 | |
KR920015736A (ko) | 반도체 집적회로 | |
KR910007266A (ko) | 클럭 및 제어 신호 발생 회로 | |
KR920001844A (ko) | 플립플롭 회로 및 그 로직 상태 제공 방법 | |
KR870009382A (ko) | 두 홀드루우프를 갖는 랫치회로 | |
KR970007773A (ko) | 플라즈마 디스플레이 판넬 구동 장치 | |
SU1561211A1 (ru) | Устройство дл передачи дискретной информации | |
KR960006272A (ko) | 주/종속 플립-플롭 | |
KR960038988A (ko) | 반도체메모리소자의 어드레스버퍼 | |
KR940018683A (ko) | 액정 프로젝터 | |
KR19990059202A (ko) | 더블 에지 트리그 d플립플롭 | |
KR910014716A (ko) | 레이다 동작상태 체크회로 | |
KR960027324A (ko) | 신호전달회로 | |
KR960019056A (ko) | 능동형 액정표시장치(amlcd)의 구동회로 | |
KR970010128A (ko) | 데이타의 분할과 축소를 함께 구현할 수 있는 비디오 제어회로 | |
KR890008721A (ko) | 레이저 프린터의 이미지 발생장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 19950822 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |