SU1561211A1

SU1561211A1 - Устройство дл передачи дискретной информации

Info

Publication number: SU1561211A1
Application number: SU874317650A
Authority: SU
Inventors: Леонид Васильевич Брылев; Виктор Иванович Ярыч
Original assignee: Предприятие П/Я Г-4149
Priority date: 1987-10-16
Filing date: 1987-10-16
Publication date: 1990-04-30

Abstract

Изобретение относитс к цифровой технике. Цель изобретени - повышение быстродействи . Устройство содержит источники 1 - 3 сигнала, элементы ИЛИ-НЕ 4 - 8, инверторы 9 и 10 и блок мажоритарного декодировани (БМД) 11, выполненный в виде мажоритарно-мультиплексного элемента. При поступлении на вход устройства информации от трех источников 1 - 3 сигнала, на выход устройства одновременно поступает верна информаци . Это обеспечиваетс в том числе и при отказе одного или двух источников сигналов из трех. Цель достигаетс за счет обеспечени параллельного анализа признаков ложной информации источников 1 - 3 сигнала. 1 ил.

Description

(Л

с

Выхо

Изобретение относитс к цифровой технике, в частности к логическим решающим устройствам, и может быть использовано в системах передачи дискретной информации.

Целью изобретени вл етс повышение быстродействи .

На чертеже изображена функциональна схема предлагаемого устройства.

Устройство содержит источники 1-3 сигнала, элементы ИЛИ-НЕ 4-8, инверторы 9 и 10 и блок 11 мажоритарного декодировани .

Устройство работает следующим об- разом.

Когда от всех трех источников 1-3 сигнала поступает истинна информаци , на выходах признаков ложной информации присутствуют потенциалы ло- гической единицы, т.е„ двоична комбинаци 111. В этом случае на управл ющих входах блока 11 мажоритарного декодировани действует двоична комбинаци 00 и блок 11 выдел ет верный сигнал при присутствующих на его информационных входах по большинству совпавших (мажоритарный принцип).

При поступлении от одного из источников 1-3 ложной информации на их выходах признаков ложной информации могут быть образованы двоичные комбинации 011, 101, 110. Двоична комбинаци на входах управлени блока 11 при любой из перечисленных ком- , бинаций признаков ложной информации останетс прежней - 00, т.е. блок 11 по-прежнему реализует мажоритарный принцип.

При искажении информации двух источников 1-3 на выходах признаков ложной информации могут быть образованы двоичные комбинации 001, 010 и 100, а на управл ющих входах блока 11 будет действовать одна их трех комбинаций: 10, 01, 11, В зависимост от этой комбинации на выход устройства будет передана информаци от исправного источника сигнала, т.е. от того источника, на выходе признака ложной информации которого присутств ет потенциал логической единицы.

Блок 11 мажоритарного декодировани реализован на мажоритарно-мультиплексном элементе типа 561ИК1, который имеет следующую логику рабо- ты: при двоичной комбинации 00 на

n

п 5

5

0

5

0

5

управл ющих входах осуществл етс мажоритарный принцип декодировани , а при остальных комбинаци х (01, 10 и 11) на выход проходит информаци того канала, код которого действует на управл ющих входах. Таким образом , при поступлении на вход устройства информации от трех источников сигнала на выход устройства одновременно (с точностью до задержки срабатывани элементов) поступает верна информаци , в том числе и при отказе одного или двух источников сигналов из трех. Признаки ложной информации источников сигналов анализируютс параллельно.

Claims

Формула изобретений

Устройство дл передачи дискретной информации, содержащее три источника сигнала, блок мажоритарного декодировани и инвертор, отличающе - е с тем, что, с целью повышени быстродействи , в него дополнительно введены п ть элементов ИЛИ-НЕ и дополнительный инвертор, а блок мажоритарного декодировани выполнен в виде мажоритарно-мультиплексного элемента, информационные входы которого подключены соответственно к информационным выходам трех источников сигнала, а выход признака ложной информации первого источника сигнала соединен с первыми входами первого и второго элементов ИЛИ-НЕ, выход признака ложной информации второго источника сигнала соединен с первым входом третьего и вторым входом первого элементов ИЛИ-НЕ, а выход признака ложной информации третьего источника сигнала соединен с вторыми входами второго элемента ИЛИ-НЕ и третьего элемента ИЛИ-НЕ, выход которого подключен к первому входу четвертого элемента ИЛИ-НЕ, второй вход которого соединен с выходом первого и первым входом п - iToro элемента ИЛИ-НЕ, второй вход которого подключен к выходу второго элемента ИЛИ-НЕ, а выход через инвертор соединен с первым управл ющим входом блока межоритарного декодировани , второй управл ющий вход ко- , торого через дополнительный инвертор подключен к выходу четвертого элемента ИЛИ-НЕ.