KR860008502A - 감지 신호 신장기 - Google Patents

감지 신호 신장기 Download PDF

Info

Publication number
KR860008502A
KR860008502A KR1019860002950A KR860002950A KR860008502A KR 860008502 A KR860008502 A KR 860008502A KR 1019860002950 A KR1019860002950 A KR 1019860002950A KR 860002950 A KR860002950 A KR 860002950A KR 860008502 A KR860008502 A KR 860008502A
Authority
KR
South Korea
Prior art keywords
signal
delay
gate
input
output
Prior art date
Application number
KR1019860002950A
Other languages
English (en)
Other versions
KR940003697B1 (ko
Inventor
앤드류 와고 로버트
Original Assignee
알 씨 에이 코포레이션
글렌 에이취 브르스틀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알 씨 에이 코포레이션, 글렌 에이취 브르스틀 filed Critical 알 씨 에이 코포레이션
Publication of KR860008502A publication Critical patent/KR860008502A/ko
Application granted granted Critical
Publication of KR940003697B1 publication Critical patent/KR940003697B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/04Shaping pulses by increasing duration; by decreasing duration
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/04Shaping pulses by increasing duration; by decreasing duration
    • H03K5/06Shaping pulses by increasing duration; by decreasing duration by the use of delay lines or other analogue delay elements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)
  • Pulse Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

내용 없음

Description

감지 신호 신장기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도면은 본 발명의 실시예에 따라 디지탈 제어 신호에 대한 지속기간(duration)의 감지신장기(stretcher)를 도시한 계통도
*도면의 주요부분에 대한 부호의 설명*
20:제어 신호원 30:AND게이트

Claims (5)

  1. 두 택일 신호 레벨중에서의 하나 또는 다른 하나를 표시하는 제어 정보의 클럭된 신호원으로 사용되는 지속기간 감지 신호의 신장기에 있어서,
    지연 수단은 복수개의 연속 신호 도약점을 구비하고; 상기 연속 도약점 사이에서 지연량은 까으며; 그리고 상기 지연 수단의 입력은 상기 신호원의 출력에 응답하며;
    복수개의 신호 경로의 각각은 제각기 서로 다른 상기 신호 도약점중의 하나에 접속되며;
    "AND" 게이트가 숫적으로 상기 복수개의 신호 경로와 동일한 다수 입력을 구비하며, 상기 신호 경로의 각각은 제각기 상기 "AND" 게이트의 서로 다른 다수 입력중의 하나에서 종결되며;
    복수개의 지연 소자의 각각은 예정된 같은 지연량을 부과하며;
    연속 두 입력 "OR" 게이트 각각의 한 입력은 상기 "AND" 게이트의 출력에 응답되고; 상기 최종 연속 게이트를 제외한 상기 각 연속 "OR" 게이트의 출력은 제각기 상기 복수개의 지연소자중의 하나를 통해 상기 연속 "OR" 게이트 중에서 다음 연속 게이트의 다른 입력에 결합되며; 그리고 상기 최종 연속 "OR" 게이트의 출력은 제어 신호 출력 단자에 결합되며;
    여기서, 상기 복수개의 지연소자에 의해 부과된 지연 조합은 상기 제1 및 최종 연속 신호 도약점 사이의 지연량을 초과하는 것을 특징으로 하는 감지 신호 신장기.
  2. 제1항에 있어서,
    상기 제1연속 두 입력 "OR" 게이트의 다른 입력에 상기 신호원의 출력을 결합하도록 또한 상기 지연 수단 및 "AND" 게이트와 무관한 수단을 포함하는 것을 특징으로 하는 감지 신호 신장기.
  3. 제2항에 있어서,
    상기 복수개의 지연 소자 각각에 의해 부과된 상기 예정된 지연량은 상기 신호에 대한 클럭 주파수의 주기에 상당하는 것을 특징으로 하는 감지 신호 신장기.
  4. 제3항에 있어서,
    상기 신호원에서 상기 복수개의 제1연속 신호 도약점으로의 신호 전송은 상기 신호원에서 상기 제1연속 두 입력 "OR" 게이트의 다른 입력으로의 신호 전송에 비례하여 지연되는 것을 특징으로 하는 감지 신호 신장기.
  5. 제3항에 있어서,
    상기 연속 신호 도약점 사이의 지연량은 상기 신호에 대한 클럭 주파수에서의 주기에 상당하는 것을 특징으로 하는 감지 신호 신장기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860002950A 1985-04-18 1986-04-17 감지 신호 신장기 KR940003697B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US06/724,644 US4636735A (en) 1985-04-18 1985-04-18 Duration-sensitive digital signal stretcher
US724,644 1985-04-18
US724644 1991-07-02

Publications (2)

Publication Number Publication Date
KR860008502A true KR860008502A (ko) 1986-11-15
KR940003697B1 KR940003697B1 (ko) 1994-04-27

Family

ID=24911254

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860002950A KR940003697B1 (ko) 1985-04-18 1986-04-17 감지 신호 신장기

Country Status (5)

Country Link
US (1) US4636735A (ko)
EP (1) EP0199540B1 (ko)
JP (1) JPH0789610B2 (ko)
KR (1) KR940003697B1 (ko)
DE (1) DE3685680T2 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4694331A (en) 1985-10-01 1987-09-15 Rca Corporation Vertical transition processor for a comb filter
US5420467A (en) * 1992-01-31 1995-05-30 International Business Machines Corporation Programmable delay clock chopper/stretcher with fast recovery
US5459422A (en) * 1993-06-02 1995-10-17 Advanced Micro Devices, Inc. Edge selective delay circuit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3379981A (en) * 1965-02-04 1968-04-23 Navy Usa Pulse width discriminator
US3614632A (en) * 1970-10-14 1971-10-19 Lawrence M Lelbowitz Digital pulse width generator
US3667054A (en) * 1971-02-10 1972-05-30 Us Navy Pulse train decoder with pulse width rejection
US4061975A (en) * 1973-04-11 1977-12-06 Nippon Steel Corporation Receiver for pulses of different widths
JPS5399718A (en) * 1977-02-10 1978-08-31 Nec Corp Signal state detector circuit
GB1601811A (en) * 1977-02-22 1981-11-04 Morling R C S Signal processing
JPS53114651A (en) * 1977-03-17 1978-10-06 Fujitsu Ltd Electronic circuit

Also Published As

Publication number Publication date
DE3685680T2 (de) 1993-03-11
US4636735A (en) 1987-01-13
JPH0789610B2 (ja) 1995-09-27
EP0199540B1 (en) 1992-06-17
JPS61251318A (ja) 1986-11-08
KR940003697B1 (ko) 1994-04-27
EP0199540A2 (en) 1986-10-29
DE3685680D1 (de) 1992-07-23
EP0199540A3 (en) 1989-10-18

Similar Documents

Publication Publication Date Title
KR860002870A (ko) 집적회로 장치
KR870005279A (ko) 제어장치
KR880014475A (ko) 반도체 집적회로장치
KR900002553A (ko) 위상 검출회로
EP0111262A3 (en) Output multiplexer having one gate delay
DE69522663T2 (de) Bypass-regelung für abtastprüfung mit selbsttätiger rückstellung
KR860008502A (ko) 감지 신호 신장기
KR840000123A (ko) 이중 모우드 음색검출기 회로
KR860008687A (ko) 지속기간-감지 디지탈 신호 게이트
JPS5754431A (en) Test system
KR980004129A (ko) 광결합기 데이타 검출방법
SU1022149A2 (ru) Устройство дл сравнени чисел
SU686146A1 (ru) Многофункциональный логический элемент
SU822175A2 (ru) Преобразователь последовательногоКОдА B пАРАллЕльНый
JPS5382152A (en) Sampling circuit
JPS57114872A (en) Detecting and display device
KR970055594A (ko) Ppm 통신방식에서의 로직 디코딩 회로
KR870004345A (ko) 디지탈 시계의 시간 설정방법 및 그 시스템
KR930017314A (ko) 어드레스 디코딩 방법 및 회로
KR830003758A (ko) 신호 변환회로
KR930018844A (ko) 쉬프트신호의 구간을 조정하는 쉬프트클럭발생회로
KR830003987A (ko) 이진수열(二進數列)의 송출
JPS53102639A (en) Control card
KR930010686A (ko) I/o디바이스의 액세스 타이밍 셋팅장치
JPS5245858A (en) Control system of double stabilized circuit

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980401

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee