SU1424001A1

SU1424001A1 - Устройство дл обмена информацией

Info

Publication number: SU1424001A1
Application number: SU864173538A
Authority: SU
Inventors: Андрей Викторович Стеняев; Генрих Сергеевич Степанов; Гарри Вениаминович Майзель; Татьяна Марксеновна Ермолаева
Original assignee: Предприятие П/Я В-2655
Priority date: 1986-11-14
Filing date: 1986-11-14
Publication date: 1988-09-15

Abstract

Изобретение относитс к оГласти автоматики и вычислительной техники и может быть использовано в устройствах , обеспечивающих информационный обмен с ЭВМ по двухпроводному интерфейсу ввода-вывода. Цель изобретени - повьшение надежности работы устройства за счет уменьшени количества оборудовани и линий св зи между блоками устройства. Устройство дл обмена информацией содержит элемент ИЛИ 1, блок формировани сдвигающих импульсов 2, регистр сдвига 3, блок формировани флагов 4, два блока пам ти 3, 6, шинный формирователь данных 7, элемент НЕ-ИЛИ-НЕ 8, блок формировани управл ющих сигналов 9, элемент И 10, три инвертора 11,12,13, 5 ил.

Description

4 ND

4

f

Изобретение (пкн итс к ап с мати- ке н вычислительной технике и может быть исполгззовано R устройствах, обеспечивающих шгформационный с ЭВМ по двухпронодкому интер(Ьейсу ввода - вывода.

Целью изобретени вл етс i.oBt.me ние надежности работы устройства путем умен1,шени количества оборудова- ни и линий св зи между блоками устройства .

На фиг, 1 приредена блок-схема усройства дл обмена информацией; на фиг. 2 - функцио}1альна схема блока формировани сдвигающих импульсов; на фиг. 3 - то же, блока формировани флагов; на фиг, - временные диграммы , иллюстрирующие работу предлагаемого устройства при приеме ин- формации; на фиг, 5 - то же, при передаче информации.

Устройство дл обмена информацией (фиг, 1) содержит элемент FL IH 1, бло 2 формировани сдвигаюишх импульсов, регистр 3 сдвига, блок 4 формиропани флагов, два блока 5,6 пам ти, шинны формирователь 7 данных, элемент НЕ- 8, блок 9 формировани управл ющих сигналов, элемент И 10 и три инвертора П - 13, Вход 14 регистра 3 сдвига соединен с выходом внега него устройства (не показано). Выход элемента 1ШИ 1 соединен с вторым входом регистра 3 сдвига. Выход блока 2 формировани сдвигающих импульсов соединен с входом элемента ИЛИ 1, другой вход которого вл етс вхо- до м 15 устройства. Тактов 1й вход 16 блока 2 формировани сдвигающих им-- пудьсов соединен с выходом внешнего устройства (не показано) микроЭВМ дл приема высокочастотных тактовых импульсов. Первый выход регистра 3 сдвига соединен с первым входом бдо- ка А формировани флагов и вторым входом первого блока 5 пам ти, первый вход которого соединен с третьим выходом блока 9 формировани управл ющих сигналов. Первый выход блока 9 формировани упра вл ющих сигналов соединен с входом первого инвертора 11 выход которого сэединен с первым входом элемента НЕ-ИЛИ-НЕ 8 и вторым входом шинного формировател 7 данных , первый вход которого соединен с выходом как блока 4 формировани флагов, так и первого блока 5 пам ти П тый выход блока 9 формировани уп

O

5 0

5 0 Q ,

5

0

5

сигналов соединен с первым г ходом элемента Н 10, третьим входом pti-истра 3 сдгшга, третьи;: входом ртсрого бпока 6 пам ти и входом вто- роги инвертора 12, выход которого соединен с вторым входом элемента НЕ- ИЛ11- 1Е 8, выход которого соединен с третьим входом шинного формировател 7 данных, выход которого соединен с вторым входом второго блока 6 пам ти , первый вход которого соединен с шестым выходом блока 9 формировани управл ющих сигналов. Второй выход блока 9 формировани управл ющих сиг- нал;)в соединен с вторым входом блока 4 формировани флагов, третий вход которого соединен с третьим выходом регистра 3 сдвига, выход 17 регистра 3 сдвига вл етс выходом устройства и соединен с входом внешнего устройства (не показано). Четвертый вькод блока 9 формировани управл ющих сигналов соединен с третьим входом первого блока 5 пам ти. Второй вход 18 элемента И 10 вл етс четвертым входом устройства дл приема тактовых импульсов. Выход элемента И Ю соединен с входом третьего инвертора 13 и п тым входом регистра 3 сдвига, четвертый вход которого соединен с выходом второго блока 6 пам ти . Вькод третьего инвертора 13 соединен с вторым входом блока 2 формировани сдвигающих импульсов. Первый, второй и третий входы 19 - 21 блока 9 формировани управл ющих сигналов со-. единены с соответствующими Bhrxo: aNni микроэвм (не показана) , а вход-выход 22 шинного формировател 7 данных соединен с соответствующим входом- выходом микроэвм, котора не входит в состав устройства.

Если учесть, что входна информаци содержит одиннадцатиразр дный последовательный код, то регистр 3 сдвига может быть выполнен на базе трех микросхем 133ИР1, соединенных последовательно, причем входна информаци поступает на информационный вход первой микросхемы (первый вход 14 регистра 3 сдвига), а выходна информаци должна передаватьс с третьего выхода третьей микросхемы (вто рой выход 17 регистра 3 сдвига),

Блок 2 формировани сдвигающих импульсов можно представить в виде совокупности элементов: трех триггеров 23 , элемента И-НЕ 26, элем нта И 27 и счетчика 38 импульсов (фиг. 2), где С-вход 1 первого триггера 23 соединен с Bf.rxoACM третьего инвертора 13 (на D-вход этого триггера поступает пост1 нный уровень М логической единицы) , первьп (пр мой) выход первого трнггерл 23 соедине 1 с R-входами второго 24 и третьего 25 триггеров и вторым входом элемента И-НЕ 26, на первый D-вход которого от микроэвм поступают высокочастотные импульсы (фиг. 1, первый вход 16 блока 2 формировани сдвиговых импульсов ) . Выход Е элемента И-НЕ 26 соединен с С-входами второго 24 и третьего 25 триггеров, первый (пр мой) выход второго триггера 24 соединен с D-входом третьего триггера 25, первый (пр мой) выход 3 которого соединен с первым входом элемента И 27, второй вход которого соединен с вторым (инверсным) вьгходом Ж второго триггера 24. BTi рой (инверсный) выход третьего триггера 25 соединен с D-входом второго триггера 24, выход С элемента И 27 соединен с первым входом элемента ИЛИ 1 и первым входом счетчика 28 импульсов, коэффициент пересчета которого ввиду того, что выходна информаци по количеству вход щих в нее бит соответствует входной, равен одиннадцати. Второй (инверсный) выход первого триггера 23 соединен с вторым входом чика 28 импульсов, выход которого в свою очередь соединен с R-входом первого триггера 23.

Блок 4 формировани флагов может быть реализован аналогично функциональной схеме, приведенной на фиг.З, и в соответствии с этой схемой состо ть из элемента 29 контрол , дешифратора 30 управл ющих слов (приказов) инвертора 31 и 1йинного формировател 32 флагов, который имеет в рассматриваемом случае только три выхода, где на первом выходе 33 форктруетс потенциальный сигнал, уровень которого соответствует уровню логического нул в случае, если поступивша информаци не содержит (к примеру) нечетного количества двоичных (логических) единиц; на втором вьосоде 34 формируетс потенциальный сигнал, уровень которого соответствует уровню логического нул в случае, если поступивша информаци содержит в служебной части призн к команды (указани ), на

0

5

0

5

0

5

0

5

0

5

TjiOTbeM выходе 35 формируетс по- тенциллыпл сигнал, уровень которого соответствует уровню логического нул в случае, если поступивша информаци содержит код управл ющего слова (приказа). Входы элемента 29 контрол и дeши(paтopa 30 приказов, отмеченные га фиг, 3 буквой d, соединены с соответствующими разр дами первого выхода сдвигового регистра 3, остальные два разр да которого соот ветственно соединены с входами эле- тчента 29 контрол , отмеченными на фиг. 3 буквами К и Р. Третий нход блока 4 формирова-ни флагов отмечен на фиг. 3 буквой f и одновременно вл етс входом элемента 29 контрол , HiiBepTopa 31 и управл ющим входом дешифратора 30 приказов. Выход элемента 29 контрол соединен с первым входом шинного формировател 32 флагов, второй вход которого соединен с выходом инвертора 31. Выход дешифратора 30 приказов соединен с третьим входом шинного формировател 32 флагов; четвертый вход которого соединен с третьим выходом блока 9 формировани управл ющих сигналов . Выходы шинного формировател 32 фллгов (выход блока 4 формировани ) соединены с соответствующими разр даьда первого входа шинного формировател 7 данных.

Элемент 29 контрол может быть выполнен на микросхемах 133ИП2 и 133ЛП5.

Шин,.ый формирователь 32 флагов может быть выполнен с использованием буфера данных 585АП26.

Линный формирователь 7 данных ввиду того, что информационна часть слова содержит восемь значаш 1х разр дов , может быть реализован на двух буферах данных 585АЛ26.

Первый 5 и второй 6 блоки пам ти могут быть вьшолнены на программируемых ПЗУ 556РТ5 .

Устройство дл обмена информацией работает в двух режимах: в режиме приема осуществл етс прием информации , ее преобразование, а если это необходимо, перекодирование и передача информации дл дальнейшей обработки в микроэвм; в режиме передачи осуществл етс прием информации из мик- роЭВМ в параллельном коде, при необходимости перекодирование и выдача этой инфopмaц)и с одновременным пре5U

образованием паралло.пт.пого KO;U г последовательный .

Известно, что информаци , котора поступает от ЭВМ по св зи двухпроводного двунаправленного интерфейса , кодируетс в соответствии с табл. 1 ГОСТ 19768-74 (код ДКОИ). Известно и то, что микроЭВМ осуществл ет обработку алфавитно- П1фровой информации , закодированной в соответствии с табл. 2 ГОСТ 19768-74 (код КОИ-8). Таким образом говор о перекодировании в режиме приема, которое производитс на первом блоке 5 пам ти , следует иметь в виду перекодирование из ДКОИ в КОИ-8, а говор о перекодировании в режиме передачи, которое производитс на втором блоке 6 пам ти, следует иметь в виду перекодирование из КОИ-8 в ДКОИ,

В режиме приема устройство дл обмена информацией работает следующим образом (иллюстраци (работу устройства в этом режиме иллюстрирует фиг, 4).

В регистр 3 по входу- 14 поступает информаци трех видов - команды (указани ) , управл ющие слова (приказы) и алфавитно-цифрова информаци (данные ) . Если первый вид отличаетс от двух последующих присутствием логической единицы во втором бите информационного слова, то отличие приказа от данных определ етс непосредственно информационной частью этого слова, т.е. только кодом (см. табл, 1 ГОСТ 19768-74). В св зи с этим в блок 4 фf миpoвaни флагов входит дешифратор 30 приказов, который осуществл ет в предлагаемом устройстве разделение приказов и данных.

Первоначально в регистр 3 поступает указание. На фиг.4 (диаграмма А) дриведен последовательньш код, кото- рый поступает на вход 14 регистра 3. Одновременно на второй вход регистра 3 через элемент ИЛИ 1 с входа 15 поступают сдвигающие импульсы (фиг,4, диаграмма Б). В момент времени Т1 на вход 14 регистра-3 поступает первый импульс информашюнного слова, а в момент Т2 микроэвм имеет возможность осуществить прием (чтение) этого слова . На диаграммах В1...В11 (фиг.4) показаны изменени сигналов на каждом из одиннадцати разр дов первого выхода регистра 3 по мере поступлени информации. На фиг. 3 соответствую5

40016

niHf: разр ды этот о выхода отмечены буч нами К (контрольный разр д), Р (служебный - наличие слова) и d (восемь , разр дов, составл ющих код ДКОИ), а буквой 1 (служебный - наличие указани ) отмечен третий выход регистра 3. На фиг. 4 (диаграммы В1...В11) теми же буквами отмечены

О состо ни соответствующих разр дов регистра 3. Таким образом, в регистре 3 производитс преобразование последовательного двоичного кода (диа- граьгма Л фиг. 4) в последовательный

5 код (диаграммы В1..,В11 фиг. 4), который можно представить в виде двоич- ног( числа 1 1 000001 0 1 1. Ввиду того, что количество логических единиц в этом коде (числе) нечетное

0 (равно п ти), на выходе элемента 29 контрол формируетс потеН1у1альный сигнал, уровень которого соответствует уровню логической единицы, и поступает на первый вход шинного формиЬ ровател 32 флагов; на втором бите информационного слова присутствует бит, содержащий информацию о логической единице. На третий вход шинного формировател 32 флагов поступает

0 потенциал логического нул , так как сигнал, поступающий на управл ющий вход дешифратора 30 приказов, своим потенциалом закрывает выход этого деп;ифратора.

При передаче информации устройством дл обмена информацией происходит следующее.

Па первый вход 19 блока формировани управл ющих сигналов поступает

д код адреса, затем на второй вход 20 блока 9 формировани управл ющих сигналов поступает сигнал управлени , который в совокупности с поступившим ранее кодом адреса вызывает на первом

и третьем выходах блока 9 формирование сигналов, длительность которых определ етс длительностью сигнала, поступающего на второй вход 20 этого блока, причем на первом выходе форми руетс сигнал, уровень которого соответствует уровню логической единицы, а на третьем - уровню логического нул . Сигнал, поступающий с второго выхода блока 9 формировани управл ющих сигналов на второй вход блока 4 формировани флагов, разрешает формирование на выходе блока 4 (на выхд- дах 33, 34 и 35) соответствующих по- тенциалоа. Ввиду того, что на в гходе

5

/l-Wi(Kn

блока Д форМИ11 Ц.1 ПИЯ фЛГ,Г1 И U., lb и-..iM . ; М1 llj.lJlM .lpVfM Cn НЛ TpcrM. hf РЫХОна выходах обоих блоков 5,6 пам ти:i бч.-кл 9 формчро(амин упраг л ющих и выходе ишииогч, форми 1от ател 7 дан-сигклюн. В этом сгр. чае на пыходс ных) информаци фор шпуетс и инрерс- .Ч1 ри ч о б. кчка 5 пам ти .иpveтc ном коде, на первом нходо шинного . i i г же , что и на у тором его пхо- формировател 7 дaнtli,lx Ра1 пл :тг :U . Аналогично ранее oпиcaнIlo гy про- двончиый восьмибитны код Х 1 О 1ис-х:миг (чткрыпаиие входа-ныул да шин- X X X X (символ Х о;1начает, чтоного )Iiaтe,п 7 данных, и. инфор- разр ды, отмеченные этим чнакс)М, IQмлни персшаегс в микро ЗВМ, Лнало- могут быть про1пвол1,ныг-1и) . На второйтичн.:м обра ом осуществл етс перо- н третий входь шинного формироваге-Л.пча i микроЭВМ информации об управ- д 7 данных с первого выхода блока 9л нши м слове (приказе). При передаче формировани управл ющих сигналов чг--ллнн лх все происходит так же. Един- рез первый инвертор П и элемент НЕ- с,сч всмпюе отличие - на третьем выходе ИЛИ-НЕ 8 (фиг. 1) поступают сигналы,блока 9 формировани уцравппющих уровень которых соотпетстнует уров-сигналов формируетс сигнал, пол р- ню логического нул . Таким образомн,,,,, которог о соотнетстнует поп р- создаютс услови , когда информаци ,„.„ логического ну.чп. В этом слу- поступающа на первый вход шинного,,,. первый блок 5 пам ти производит формировател 7 данных, передаетс перекодирование кода данных, поступаю- на вход-выход 22 этого шинного форми-.р., „,, р,,,-, „ер ый вход, который, как ровател , но при этом предваритель-отмечплос, панее, должен . соответство- но инвертируетс . Эта информаци нагь одн(1му из действительных кодон (в рассматриваемом случае двоичный „члб;. 1 ГОСТ 19768-74. Il.), на код Х О 1 О X X X X) поступает нагтер и,й нхс Д первого блока пам ти соответствующий вход-выход микроЭВМ.поступает код (в инвс. рснсм имде) , После анализа полученного кода мик:ро-которь|й удобства можно предста- ЭВМ определ ет, что в регистр 3 по-вить н шестнадцатирично виде - ступило указа;1ие (третий по старшин- о соответствует строчной

ству бит содержит 1) с правильной русского алфавита Р. Тогда на четностью (второй по старшинству бит выходе первого блока 5 пам ти форми- содержит О), следовательно, необ- iv/етс на врем присутстви на тре- ходимо считать информацию, наход щую- тьем erij входе потенциала аогической с в сдвиговом регистре, т.е. непо- единицы двоичный код 21, (что так- средственно код указани . Так как ко- 35 же соответствует букве Р, но уже в ДОН указаний в табл. 1 ГОСТ 19766-74 коде КОИ-8). Этот код на входе-выхо- нет, то производить опера1 шю переко- де 22 шинного формировател 7 данных дировани не следует. МикроЭВМ вьи;а- иинертируетс (U2) и передаетс ет на первый вход 19 блока 9 формиро- в микроЭВМ.

вани управл ющих сигналов соответ- В режиме передачи устройство рабо- ствующий код адреса, который сопро- тает следующим образом. вождаетс сигналом управлени , посту- Инициатором взаимодействи в этом пающим на второй вход 30 этого бло- режиме работы вл етс микроЭВМ, кока 9 . На первом и четвертом выходах тора , передава на первый вход 19 блока 9 формировани управл ющих сиг- Ь блока формировани управл ющих сигналов формируютс сигналы, длитедь- налов соответствующий код адреса, а ность которых равна длительности сиг- на третий вход 21 этого блока - вто- нала управлени на втором входе 20 рой управл ющий сигнал, одновремен- блока 9, а пол рность соответствует но выдает на вход-вьг :од 22 итнного уровню логической единицы. Сигнал, 50 формировател 7 данных информацию, формируемый на четвертом выходе бло- в основном закодированную в соот- ка 9 формировани управл ющих сигна- ветствии с табл. 2 ГОСТ 19768-74 лов, поступа на третий вход первого (KOil-8) .

блока 6 пам ти, открывает выход этого При поступлении на первьп 19 и блока. На второй вход блока 6 пам ти 55 третий 21 входы блока 9 формировани с первого выхода регистра 3 поступает управл ющих сигналов соответствующих двоичный восьмибитный код (диаграм- сигналов, а именно кода адреса и уп- мы В2...В9 на фиг.4), а на первый равл ющего сигнала, на его п том вход - потенциал логической единицы, и текстом выходах по вл ютс сигнаЛЫ , ,ЧЛЯТ(ШТзКО(:ТГ1 К:Г| Г|рьГХ ПЧ М:-- I ll Tс длнтплы-(1(-тьн) упрлпл ;о1игл ,1 cnj мч- ла, поступающс го ип нтпрой вхгьч 21 блока 9. В ( когда .- им..) перекодировать псролаваемую иш юрчл- цию, на шестом ш.гхолс формирчч Тсл сигнал, уровснр, icoroporo соотнегс твует уровню логичсгкот о нуп

противном случае ип ттпм пькоде yponeiib сигнала остас тс но 1пменным) . Па п том врлходе блока 9 в врем формируетс сигнал, yiioBPHb ко Г-ор(.го соответствует уровню логической единицы . Этот сигнал через второй инвертор 12 и элемент 1Е-ИЛ11- Е 8 поступает в инверсном виде нл третий вход шинного формировате.п.ч 7 даннь х, на второй BXO7I которого в этог- врем поступает с выхо/ ,:з первого инвертора 11 потенциапттньп сигнал, уровень KOToporcj соответствует yi oBUKi логической единицы, ifTo пред|)прсдел т услови прохожде ш и.иформащп через шинный формирователь 7 данных. В этом случае информаци , поступающа на вход-выход формт ропатс-л 7 после инвертировани , передаетс на ого выход Итак, сел микроэвм передает двоичн код 591, на вход-выход шилного формировател 7 данных, то на втором входе второго элcмe ггa 6 пам ти на врем пахожде 1и сигнала на третх.ем его входе, уровень которого соответствует уровню лоп;ческой едиштцы, будет присутствовать код Лб, Так как второй блок 6 пам ти осуществл ет пег екодирование информации из кода КОИ-8 в код (тз случае наличи на третьем его входе уровн логического нул ), тс на его иькоде по- вл етс код /к, инверси которого (Е8 ) в соответствии с табд. 1 ГОСТ 19768-7А описанд прописной буквой латинского алфавита Y (код на выходе второго блока 6 пам ти формируетс в инверсном виде) . Эт(.1Т код поступает на четвертый вход регистра 3. В момент времени t (фиг. 5) ПРОИСХОДТ1Т параллельна запись этого кода (диаграммы А9...А2) в регистр 3, Одновременно с записью этогс5 кода в соответствующие разр ды регистра 3 в два его. старших разр да (диаг раммы All и А10) ив младший (диаграмма А1) соответственно автоматически записываютс два служебных признака (первый из которых содержит инверсную информацию о логической единице, а

Ь

10

40П)К)

тгг:-;)О11 - иние)сную информацию о лог И- ческ м нуле) и контрольньп разр д, . НИ 11Ч1-С кое со;(сржание опре- д(ь етс количеством логических единиц , пнг(рмаци о которых содержитс в сста:1)Ных дес ти разр дах (суммарное i.Li.-nniecTno разр дов - бит информационного слова - должно составл ть Н 1етное число, поэтому, как видно из фиг, 5 (диаграмма А1), этот раз- р / , содержит инверсную информацию о .логической единице). На фиг. 1 не показан блок, который осуществл ет

15 amoMaTinjocKoe приформирование слу- ж б плх и KoHTponiiHoro разр дов. Им- нуы.с, формируемый на п том выходе бло1;а 9 формировани управл ющих сиг- нал(: 1з (фиг. 5, диаграмма Б), поступа20 ст на третий вход регистра 3 и пер- иый вход элемента И 10. В момент t, с приходом очередного тактового им- на второй вход В (или 18) элемента И 10 на его выходе формируетс

25 одиночный импульс, передний фронт которого осуществл ет операцию записи ииф Ормации в регистр 3, котора формируетс при этом на всех одиннадцати выходах этого регистра (фиг. 5,

30 диаграммы А1...А11). Одиночный импульс , формируемый на выходе элемента И 10, поступает также на вход третьего инвертора 13. Импульс, формиру- на его вьгходе Г (фиг. 5, диа- грлммл Г), поступа на второй вход блок;. 2 формировани сдвигающих им- пу..пьсов (фиг. 1 и 2) , осуществл ет поре1К}Д первого триггера 23 в единичное состо ние (это происходит по заднему фронту импульса Г в момент времени t ), что приводит к по влению на первсзм (пр мом) вьгходе тригтера 23 уровн логической единицы . Таким образом, создаютс услови прохождени высокочастотных импульсов (фиг. 5, диаграмма Д), поступающих на первьпЧ вход 16 блока 2 формировани сдвигающих импульсов, через элемент И-НЕ 26. На выходе Е элемента 26 с этого момента времени формируютс импульсы (фиг. 5, диаграмма Е) , первый из которых своим задним фронтом п реводит второй триггер 2А в единичное состо ние, что приводит к по влению на его втором (инверсном) выходе уровн логического нул (фиг. 5, диаграмма Ж), а второй - в единичное состо ние третий триггер 25,что приводит к по влению на

40

45

50

55

b . ло-

его первом (пр мом) пы:-;оде уровн гической единицы (фиг. 3, диаграмма 3). Третий и fпyльг, формиругм1.1й на выходе Е элемента И-ИЕ 26, онопь приводит к по влени на втором рько- де второго тригтора уровн логического нул , что Г спою очередь гтри- Бодит к по влению на выходе С элемента И 27 переднего фронта сдпигового импульса (фиг, 5, диаграмма С), который формируетс на выходе блока 2 формировани сдвигающих импульсов и через элемент ИЛИ 1 поступает на второй (сдвиговый) вход регистра 3. Чет- 15 выходе первого триггера 23, произво- вертый импульс, формируемый на выходе Е элемента И-НЕ 26, вно ь устанавливает третий триггер 23 в нулевое состо ние, которое характеризуетс тем, что на первом (пр мом) выходе 2Q этого триггера по вл етс уровень логического нул (диаграмма 3 на фиг. 3), который способствует тому, что в мо- мент времени t,. на выходе С элемента И 27 формируетс эадний фронт 25 сдвигающего импульса (фиг.З, диаграмма С), которЬЕЙ, во-первых, поступа на второй вход регистра 3, осуществл ет сдвиг информации (направление сдвига от младшего разр да At к стар- 30 шему А11), хран щейс в этом регистре , во-вторых, поступа на счетный вход счетчика 28 импульсов, осуществл ет увеличение его содержимого на единицу (до этого момента все разр ды этого счетчика бьши в нулевом состо нии). Таким образом, на выходе 17 (All) регистра 3 происходит изменение информации, то есть осуществл етс передача первого бита информационного слова. Следовательно, четыре импульса, формируемых на выходе Е элемента И-НЕ 26, осуществл ют передачу одного бита информационного слова . Поэтому дл передачи одиннадцати бит, составл ющих информационное слово, требуетс 44 подобных импульса (фиг. 3, диаграмма Е). Диаграмма А 11 (фиг. 3) иллюстрирует таким образом характер изменени на втором выходе 17 сдвигового регистра 3 (дифрами 1 и О показано логическое содержание каждого бита передаваемой информации), В момент

35

40

45

50

дит установку содержимого счетчика 28 импульсов в нулевое состо ние.

Claims

Формула изобретени

Устройство дл обмена и)1формацией, содержащее элемент 1ЪПИ, один вход которого вл етс первым тактовым входом устройства, а другой соединен с выходом блока формировани сдвигаю- :цих импульсов, первый вход Кч торого вл етс вторым тактовым входом устройства , выход элемента J} соед1гнен с тактовым входом регистра сдвига, вход последовательного ввода которого вл етс последовательным информационным входом устройства, первый информационньй вьгход регистра сдвига соединен с первым информационным входом блока формировани флагов, и с информационным входом первого блока пам ти, второй информац1юнньп1 регистр сдвига соединен с вторым информационным входом блока формировани флагов, выходы которог о соединены с выходами nepfeoro блока пам ти и с параллельным входом шинного формировател данных, вход-выход которого вл етс последовательным информацион ным входом-выходом устройства, вход управлени выдачей информации шинного формировател данных соединен с выходом первого инвертора и с первым входом элемента НЕ-Ш1И-НЕ, вход выборки кристалла шинного формировател данных соединен с выходом элемента НЕ- ИЛИ-НЕ, второй вход которог о соединен с выходом второго инвертора, вход первого инвертора соединен с первым выходом блока формировани управл ющих сигналов, второй выход которого соединен с входом выборки кристалла блока формировани флагов, третий и четвертый выходы - соответственно

времени t,, когда на счетньй вход счетчика 28 импульсов поступает одиннадцатый сдвиговый импульс, до заднему фронту которого содержимое счетчика 28 импульсов принимает значение

400f 1

12

5

IQ 1 1 , что приводит к форми11о анию на fro выходе сигнала, уровень которого соо I нотствует уров)1ю логического нул , KOTopi.tu, поступив на R-вход первого триггера 23, переводит по- и нулевое (исходпс е) состо ние , что ведет к созданию услови непрохождени высокочастотньк импул)- сов (фиг. 5, диаграмма Л), которые поступают на первый вход 16 блока 2 фор. -гировани сдвигающих им11ул1)Сов через элемент И-НЕ 26. Потенциал, форми11уемый на втором (инверсном)

15 выходе первого триггера 23, произво- 2Q 25 30

35

40

45

0

55

дит установку содержимого счетчика 28 импульсов в нулевое состо ние.

Формула изобретени

Устройство дл обмена и)1формацией, содержащее элемент 1ЪПИ, один вход которого вл етс первым тактовым входом устройства, а другой соединен с выходом блока формировани сдвигаю- :цих импульсов, первый вход Кч торого вл етс вторым тактовым входом устройства , выход элемента J} соед1гнен с тактовым входом регистра сдвига, вход последовательного ввода которого вл етс последовательным информационным входом устройства, первый информационньй вьгход регистра сдвига соединен с первым информационным входом блока формировани флагов, и с информационным входом первого блока пам ти, второй информац1юнньп1 регистр сдвига соединен с вторым информационным входом блока формировани флагов, выходы которог о соединены с выходами nepfeoro блока пам ти и с параллельным входом шинного формировател данных, вход-выход которого вл етс последовательным информационным входом-выходом устройства, вход управлени выдачей информации шинного формировател данных соединен с выходом первого инвертора и с первым входом элемента НЕ-Ш1И-НЕ, вход выборки кристалла шинного формировател данных соединен с выходом элемента НЕ- ИЛИ-НЕ, второй вход которог о соединен с выходом второго инвертора, вход первого инвертора соединен с первым выходом блока формировани управл ющих сигналов, второй выход которого соединен с входом выборки кристалла блока формировани флагов, третий и четвертый выходы - соответственно

с первым и вторым входами выборки, с входом второго инвертора и входом разрешени параллельного ввода информации регистра сдвига, первый вход блока формировани управл ющих сигналов вл етс входом кода адреса устройства, второй вход - перймм входом синхронизации устройства, третий вход - вторым входом синхронизации устройства, выход третьего инвертора соединен с вторым входом блока формировани сдвигающих импульсов, а вход четвертого - с входом параллельной записи регистра сдвига, третий информационный выход регистра сдвига вл етс последовательным информационным выходом устройства, отличающеес тем, что, с целью повышени надежности устройЛ

26

D

С 3„

/

ства за счет уменьшени количества оборудовани и линий св зи между блоками устройства, в него введены дополнительно элемент И и второй блок пам ти, первый и второй входы выборки кристалла которого соединены соответственно с п тым и шестым выходами блока формировани управл ющих

сигналов, информационные входы - с выходами шинного формировател данных , вьпсоды - с входами параллельной записи регистра сдвига, один вход элемента И соединен с п тым выходом

блока формировани управл ющих сигналов , другой вход вл етс третьим тактовьм входом устройства, а выход элемента И соединен с входом пар°ал- лельной записи регистра сдвига.

D С v

-ХС

27

2} С 25

ие.2

В9- BIO- ВН

Л

Фиг.з

d

L.P J2

r

Д М|||1)1МИ111)1ИИП1МПП1111М11Ш1111 111111111 fnrnn I и 111ТТТШТТТЛ 1ТтТТТТТТ| 11111 IN

u

jnJTJTJ JTJnj-LrLrUT .