Изобретение относитс к электротехнике и может быт|5 использовано при выполнении устройств релейной защиты и автоматики энергосистем. Известно полупроводниковые фазосравнивающие элементы, реагирующие на среднее значение выходного сигна ла С . Основным недостатком этих элемен тов вл етс низкое быстродействие, ограничивающее возможную область применени . Известны также фазосравниваюпще органы, выполненные на основе з.амера длительности совпадени или не совпадени знаков мгновенных сравни ваемых величин.С 2. Недостатками данных органов вл ютс зависимость параметров срабатывани от частоты сравниваемых величин и импульсный характер выход ного сигнала. Наиболее близким по технической сущности и достигаемому результату к предлагаемому вл етс устройство сравнени по фазе двух электрических величин логического типа, содержащее формирователи пр моугольны импульсов и логический блок, выполненный на основе трех RS-триггеров двух инверторов и двух элементов 2И-НЕ .ЗЪ Недостатком известного устройств вл етс его высока чувствительность к помехам. Так, в моменты вре мени, близкие к моментам перехода через ноль сравниваемых величин, значени помех станов тс соизмери мыми с уровн ми входных электричес ких величин, что может привести к кратковременному изменению состо ни одного из формирователей импул сов . Это изменение может длитьс микросекунды, но оно запоминаетс RS-триггером на врем ut от момент возникновени помехи до момента пе рехода через ноль. При достаточно большой амплитуде входного сигнала ut составл ет не более 0,3 мс, но в это врем элементы 2И-НЕ мен ют свое состо ние, что приводит к переключению выходного RS-триггера на врем , которое может достигать 10 мс в зависимости от угла между входными величинами и вследствие чего устройство ложно срабатывает. Цель изобретени - повьшение по мехоустойчивости устройства. 9 Поставленна цель достигаетс тем, что в устройстве дл сравнени фаз, содержащем два формировател пр моугольных импульсов из сравниваемых величин, подключенных выхо-дами к входам логического блока, последний выполнен на основе двух мажоритарных элементов с обратной св зью и дополнительно введены последовательно включенные сумматор и формирователь модул , при этом входы сумматора подключены к выходам формирователей пр моугольных импульсов и мажоритарных элементов, а выход формировател модул вл етс выходом устройства. На фиг.1 изображена функциональна схема устройства; на фиг,2 а и б - временные диаграммы, по сн ющие его работу. Устройство содержит формирователи 1 и 2 пр моугольных импульсов, выходы которых подключены к входам логического блока 3, выполненного на основе мажоритарных элементов .4 и 5 с обратной св зью, сумматор 6, подключенный входами к выходам формирователей 1 и 2 и мажоритарных элементов 4 и 5 и формирователь мо- дул , , Мажоритарные элементы 4 и 5 выполнены на основе регенеративных компараторов на операционных усили-. тел х. Причем мажоритарный элемент 4 измен ет свое состо ние при совпадении знаков входных сигналов, а элемент 5 - при несоответствии этих знаков. Мажоритарные элементы 4 и 5 реализуют мажоритарные логические функции соответственно Mj и MjJjTpex аргументов . Хг + х.-хи 3, С lls Х,-Х-2+Х, Х., + Х2 Xi, где Х, Xj и Xj - входные сигналы, причем сигнал за счет обратной св зи равен соответствующему выходному сигналу. Работу устройства рассматриваем в двух режимах, когда синусоидальна величина li опережает по фазе EJ (фиг,2а) , и когда Ё отстает по (Ьазе от Eg (фиг,2б). 3 При ненулевых значени х входных величин мажоритарные элементы 4 и 5 согласно условию (i)выдел ют на выходе сигналы , соответствующие отста ощему по фазе инеерти рованному входному сигналу, причем входными, сигналами элемента 4 вл ютс Х;( и Xj, а элемента 5 - Х и Х. Следовательно, в первом режиме работы (фиг.2а) , . Сумма этих сигналов и выходных сигналов формирователей.1 и 2 импул сов, как и модель этой суммы, вл юща с выходным сигналом устройства , равна нулю, что свидетельствует о его несрабатывании. Во втрром режиме (фиг.2б) и MJ . При этом сумма входных сигналов сумматора 6 составл ет 2mX/j, где - коэффициент передачи по i-му входу сумматора. Модуль этой суммы становитс равным 0,5|Х ( при ,25) , что соответствует сра батыванию устройства. 94 На фиг.2 изменение состо ни ментов схемы за счет возникающих вблизи перехода через ноль помех показаны пунктирными лини ми. Кратковременное изменение, например Xj,, трансформируетс на выход устройства с длительностью не более 0,3 мс и может быть легко скомпенси- ровано введением соответствующей задержки на срабатывание исполнительного органа, включаемого на выходе устройства, в то врем как известное устройст во требует задержки 10 мс. Таким образом, предлагаемое устройство при равном быстродействии с известными устройством обладает |по сравнению с ним более высокой помехоустойчивостью , что снижает веро тность ложных срабатываний устройств релейной защиты и автоматики энергосистем и, следовательно, повышает надежность их работы.